인텔® 쿼터스® 프라임 프로 소프트웨어 타이밍 분석 – 파트 5: 타이밍 예외

보기

Intel® FPGA Development Tools Support Intel® FPGA Training Catalog

652972
2021-09-08
Public

설명

이것은 5 파트 코스 중 5 파트입니다. 인텔® 쿼터스 프라임 프로 소프트웨어 v. 20.3의 타이밍 분석기에서 시놉시스®* 설계 제약(SDC) 형식을 사용하여 타이밍 예외 잘못된 경로, 멀티사이클 경로, 최소 및 최대 지연에 대해 배우고 적용하는 방법을 배우게 됩니다.