소개
이 설계는 최대 2개의 3상 영구 자석 동기식 모터(PMSM) 또는 브러시리스 DC(BLDC) 모터의 동기식 제어를 보여줍니다.
IP 코어
(4)
IP 코어 | IP 코어 카테고리 |
---|---|
Nios V/g Processor Intel FPGA IP | Processors and Peripherals |
IOPLL Intel FPGA IP | PLL |
Reset Release Intel FPGA IP | Configuration and Programming |
JTAG to Avalon Master Bridge Intel FPGA IP | Memory Mapped |
세부 설명
이 설계는 최대 2개의 3상 영구 자석 동기식 모터(PMSM) 또는 브러시리스 DC(BLDC) 모터의 동기식 제어를 보여줍니다. 다른 모터 유형에 맞게 설계를 조정할 수 있습니다. 단순화를 위해 Drive-On-Chip for Intel Agilex® 7 Devices는 동일한 FPGA 패브릭에서 합성 및 프로그래밍된 전력 기판 및 모터 모델과 함께 게시되므로 물리적 모터 설정이 필요하지 않습니다. 모터 및 전원 보드 모델은 인텔의 DSP 빌더 고급 블록 세트를 사용하여 설계되었습니다. 결과 모델은 이 예제 설계 패키지에 포함되어 있습니다. 사용자는 예제를 실행하기 위해 Agilex® 7 FPGA 개발 키트만 있으면 되며, 모터 및 전력 모델은 물리적 전력 스테이지를 사용하기 전에 제어 시스템을 조정하고 테스트하는 데 도움이 됩니다. 모터 및 전원 보드 모델은 AN773 및 AN669에 설명된 이전 인텔® Tandem Motion 48V 보드를 기반으로 합니다.