MIPI D-PHY IP
모바일 산업 프로세서 인터페이스(MIPI) D-PHY는 Agilex™ 5 및 Agilex™ 3 FPGAs에서 지원되므로 PHY 프로토콜 인터페이스(PPI)를 통해 카메라 직렬 인터페이스(CSI) 및 디스플레이 직렬 인터페이스(DSI) 애플리케이션과 연결할 수 있습니다.
MIPI D-PHY
MIPI D-PHY 기능은 고속(HS) 및 저전력(LP) 모드를 지원하며 외부 구성 요소 없이 D-PHY 준수 구성 요소와의 직접 인터페이스가 가능하게 합니다.
레인당 최대 3.5Gbps*의 저전력 및 고속 시그널링을 지원합니다.
원활한 비디오 송수신을 위한 AXI-Lite 인터페이스를 지원합니다.
단방향 다중 레인 구성 1, 2, 4, 8개의 레인을 지원합니다.
MIPI CSI-2
- 전체 시스템 비용 추가 없는 이미지 센서 집계를 위한 대기 시간 감소 및 전송 효율성(LRTE).
- 미션 크리티컬 응용 프로그램의 HD 이미지의 원활한 압축을 위한 차동 펄스 코드 변조(DPCM) 압축.
- 통합 직렬 링크(USL)를 사용하여 IoT와 같은 시스템의 와이어 수 감소.
- 스크램블링은 더 긴 채널의 전력 스펙트럼 밀도(PSD) 방출을 줄입니다.
미피 DSI-2
- 고해상도 지원: MIPI DSI-2는 4K, 5K UHD+ 및 8K UHD 해상도를 포함한 고해상도 디스플레이를 지원합니다
- VESA Display Compression-M(VDC-M) 규정 준수: VESA VDC-M 1.2와 호환되며 BP, 변환, MPP, MPP 폴백 및 BP 스킵과 같은 다양한 인코딩 메커니즘을 지원합니다.
- 유연한 비디오 입력 형식: RGB의 경우 4:4:4 샘플링, YCbCr 비디오 입력 형식의 경우 4:4:4, 4:2:2 및 4:2:0 샘플링으로 컴포넌트 비디오당 8, 10 또는 12비트 지원
- 높은 픽셀 처리량: 하드 슬라이스 인코더당 클록당 2개의 픽셀을 처리할 수 있으며, 매개변수화 가능한 병렬 슬라이스 인코더 인스턴스를 사용하여 다양한 디스플레이 해상도에 적응할 수 있습니다.
*Agilex™ 5 FPGA E-시리즈 그룹 A 및 D-시리즈 장치만 해당.
- 4K 및 8K 이미지 및 비디오 스트리밍.
- 자동차 – ADAS, 차량 내 인포테인먼트, 전화(電化) 및 네트워킹.
- UAV 및 로봇 플랫폼에서 센서 이미징 및 연결.
- 가상 현실 헤드셋, 카메라 지원 로봇 및 드론.
추가 리소스
IP 찾기
귀하의 요구 사항에 적합한 Altera® FPGA 지적 재산권 코어를 찾아보십시오.
기술 지원
이 IP 코어에 대한 기술 지원을 받으려면 지원 리소스 또는 인텔® 우수 고객 지원 방문하십시오. 또한 지식 센터 및 커뮤니티에서 이 기능과 관련된 항목을 검색할 수도 있습니다.
IP 평가 및 구매
Altera® FPGA 지적 재산권 코어에 대한 평가 모드 및 구매 정보.
IP 기본 제품군
Quartus® Prime Standard 또는 Pro Edition Software에 대한 활성 라이센스가 있는 무료 Altera® FPGA IP 코어 라이센스.
디자인 예
Altera® FPGA 장치용 설계 예시 및 참조 설계를 다운로드하십시오.
영업팀 문의
Altera® FPGA 제품 설계 및 가속 요구 사항에 대해서는 영업팀에 문의하십시오.