VHDL: 양방향 버스

이 예에서는 양방향 핀에서 피드를 공급하고 피드백을 받는 8비트 버스를 구현합니다.

프로젝트에서 이 예제를 사용하는 것에 대한 자세한 내용은 다음 으로 이동하십시오.

bidir.vhd(트라이 스테이트 버스 구현)

라이브러리 ieee; ieee.std_logic_1164.ALL을 사용하십시오. 엔터티 비디르 IS PORT(bidir: INOUT STD_LOGIC_VECTOR(7 DOWNTO 0); oe, clk: in STD_LOGIC; inp : IN STD_LOGIC_VECTOR(7 DOWNTO 0); outp: OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); END bidir; 비디르의 아키텍처 최대 성능은 신호입니다: STD_LOGIC_VECTOR(7 DOWNTO 0); -- DFF는 입력에서 가치를 저장합니다. SIGNAL b: STD_LOGIC_VECTOR(7 DOWNTO 0); -- 비긴을 저장하는 DFF - 피드백 값. 프로세스(clk)는 clk = '1'과 clk'EVENT가 시작되면 시작됩니다 . 플립플롭을 <= inp로 만듭니다. <= b를 능가합니다. 종료하는 경우, 최종 프로세스; PROCESS(oe, bidir) - 행동 표현 BEGIN -- tri-states. IF(oe = '0') 다음 bidir <= "ZZZZZZZZ" b <= bidir; ELSE bidir <= a; b <= bidir; 종료하는 경우, 최종 프로세스; END maxpld;

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.