DSP 빌더
개요
기능
간편한 사용 지원
- Arria® 10, Stratix® 10 및 Agilex™ 장치 제품군의 강화된 고정 및 부동 소수점 DSP 블록으로 푸시 버튼 설계 마이그레이션을 수행합니다.
- Quartus® Prime 디자인 소프트웨어, 타이밍 분석기, 플랫폼 디자이너 및 Questa*-인텔® FPGA 에디션에 대한 프로젝트 및 검증 스크립트를 자동으로 생성합니다.
- Quartus® Prime 컴파일 없이 설계에 대한 리소스 활용 테이블을 생성합니다.
성공적인 설계에 소요되는 시간 단축
- 높은 수준의 합성 최적화, 자동 파이프라인 삽입 및 밸런싱, 대상 하드웨어 매핑을 수행합니다.
- 설계자가 지정한 시스템 클록 제약 조건을 사용하여 자동 파이프라인 및 시분할 멀티플렉스/폴딩을 제어할 수 있습니다.
- 고도로 구성 가능한 FFT, FIR 및 고급 수학 함수를 이용하십시오.
- 공동 시뮬레이션 및 코드 생성을 위해 RTL을 MathWorks MATLAB/Simulink 환경으로 가져올 수 있습니다.
- ALU 폴딩을 사용하여 고정 데이터 전송률 설계에서 맞춤형 ALU(Arithmetic Logic Unit) 프로세서 아키텍처를 구축하십시오.
시작하기
필요한 설치 순서:
- MathWorks, MATLAB 및 Simulink.
- Quartus® Prime 설계 소프트웨어.
- DSP 빌더.
1단계:
DSP 빌더를 사용하려면 MathWorks 소프트웨어가 필요합니다. 설치된 MATLAB에 DSP 빌더 라이선스를 추가하는 방법을알아봅니다
MathWorks에 문의하여 30일 평가판 소프트웨어 라이선스를 받으십시오.
도구 통합
Simulink (Mathworks)
DSP 빌더는 다른 Simulink 블록 세트와 상호 운용이 가능합니다. 기본 Simulink 블록 세트를 사용하여 DSP 빌더 디자인의 동작을 사용자가 제공한 참조 결과와 비교할 수 있는 대화형 테스트 벤치를 만들 수 있습니다.
Quartus® Prime 디자인 소프트웨어
DSP 빌더를 사용하면 자동 파이프라인 레지스터 삽입으로 고속, 고성능 DSP 데이터 경로를 구축할 수 있습니다. 그런 다음 Quartus Prime 디자인 소프트웨어를 사용하여 대상 FPGA 장치에 대한 합성 및 배치 및 경로 프로세스를 완료합니다.
플랫폼 디자이너
DSP 빌더는 각 설계에 대한 도관 인터페이스 및 구성요소 설명 파일(hw.tcl)을 생성합니다. DSP 빌더는 설계에 인터페이스 블록 또는 외부 메모리 블록이 포함된 경우에만 메모리 매핑된 인터페이스를 생성합니다. DSP 빌더는 Avalon® 스트리밍 인터페이스를 만들 수도 있습니다. hw.tcl 파일은 플랫폼 디자이너에서 연결을 위해 프로세서 버스를 노출할 수 있습니다.
Questa*-인텔® FPGA Edition 소프트웨어
Questa 실행 파일이 경로에 있는 경우 DSP Builder 내에서 Questa 시뮬레이터를 실행할 수 있습니다. 자동 테스트벤치 흐름은 Simulink 시뮬레이션 결과를 생성된 HDL을 시뮬레이션하는 RTL 시뮬레이터의 출력과 비교할 수 있는 테스트 스크립트를 생성하고 실행합니다.
