문서 ID: 000075932 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-04-16

인텔® Arria® 10 FPGA DDR4 PHY 전용 IP 시뮬레이션에서 global_reset_n 초반에 토글되면 시뮬레이션이 중단됨

환경

  • 인텔® Quartus® II 구독 에디션
  • 시뮬레이션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Arria® 10 FPGA DDR4 PHY 전용 IP를 사용하여 기능 시뮬레이션을 수행할 때 시뮬레이션 초기에 global_reset_n 토글하면 시퀀서가 중단되어 afi_cal_success 또는 afi_cal_fail 어설션되지 않을 수 있습니다.

    이는 시뮬레이션에만 있는 문제이며 하드웨어 기능에는 영향을 미치지 않습니다.

    해결 방법

    차선책으로 DDR4 시뮬레이션 설계 예의 altera_avalon_reset_source 블록에 의해 생성된 것과 유사한 global_reset_n 패턴을 적용합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 4 제품

    모두 표시

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.