DDR3 UniPHY 기반 컨트롤러에서 '추가 타이밍 보고서 클럭'을 활성화할 때 타이밍 위반

이 기술 문서의 단계에 따라 DDR3 컨트롤러에서 DQS 추적을 비활성화할 때 타이밍 위반이 발생할 수 있습니다.

Quartus® II 소프트웨어 릴리스 간에 UniPHY 기반 DDR3 SDRAM IP에서 "읽기 DQS 추적 활성화" 옵션이 변경된 이유는 무엇입니까?

타이밍 위반은 컨트롤러가 문자열 "컨트롤러"로 명명된 경우 발생합니다.

이 문제에 대한 해결 방법은 문자열 "컨트롤러"를 _p0_report_timing_core.tcl에서 "alt*controller"로 변경하는 것입니다.

변경:

{ 경우 { } {
세트 controller_regs [get_registers |*controller_*inst|*]
inst_other_if 설정
} 기타 {
세트 controller_regs [get_registers |*:*controller_*inst|*]
inst_other_if 설정
}

받는 사람:

{ 경우 { } {
설정 controller_regs [get_registers | *alt*controller_*inst|*]
inst_other_if 설정
} 기타 {
설정 controller_regs [get_registers |*:* alt*컨트롤러 _*inst|*]
inst_other_if 설정
}

이 문제는 Quartus® II 소프트웨어 버전 13.1부터 해결됩니다.