설명
Quartus® II 소프트웨어 버전 7.1 및 7.2에서는 차등 I/O 프리미티브가 있는 핀 위치를 할당할 수 없습니다. HDL 코드에서 차등 프리미티브에서 다음 매개변수를 사용하여 최상위 핀에 핀 위치를 할당할 때 설계를 컴파일하는 동안 이 오류가 나타날 수 있습니다.
input diffin_p, diffin_n;
wire tmp;
ALT_INBUF_DIFF DIFF_IN (
.i ( diffin_p ),
.ibar ( diffin_n ),
.o ( tmp )
);
defparam DIFF_IN.io_standard = "LVDS";
defparam DIFF_IN.location = "PIN_AG18";
Quartus II 소프트웨어 버전 7.1 및 7.2에서 디자인을 컴파일할 때는 HDL 코드의 차등 프리미티브를 사용하여 STRATIX® III 및 Cyclone® III 설계를 사용할 수 있지만 Quartus II 소프트웨어 할당 편집기를 사용하여 장치 핀 위치에 최상위 차등 핀을 할당할 핀 위치를 할당해야 합니다.
할당 편집기 에 대한 자세한 내용은 http://www.altera.com/literature/hb/qts/qts_qii52001.pdf Quartus II 핸드북의 할당 편집기 장을 참조하십시오.
차등 I/O 프리미티브에 대한 자세한 내용은 Quartus II 도움말 을 참조하십시오.
이 문제는 Quartus II 소프트웨어의 향후 릴리스에서 해결될 예정입니다.