문서 ID: 000080252 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-12-15

PCIe 구성 공간 바이패스 모드 예시 설계 실패

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    구성 공간 바이패스 모드 예시 디자인은 Quartus II 소프트웨어 릴리스 14.0 업데이트 2에서 작업 중 실수로 인해 에서 /altera_pcie_cfgbp_ed_hw.tcl.

    해결 방법

    해결 방법은 다음 행을 /altera_pcie_cfgbp_ed_hw.tcl에서 제거하는 것입니다.

    set_module_property ANALYZE_HDL FALSE;

    이 문제는 Quartus II의 버전 14.1에서 해결되었습니다. 소프트웨어.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    모두 표시

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.