중요 문제
PCIe* IP용 Stratix® V Avalon®-ST 인터페이스를 사용하는 경우, pin_perst 해제된 후 ltssmstate 신호가 Polling.Active(0x2)에 도달하기 전에 reset_status 신호 토깅을 관찰할 수 있습니다. ltssmstate 신호가 Polling.Active(0x2)보다 클 때까지 이 동작을 안전하게 무시하고 reset_status 신호를 샘플링할 수 있습니다.
이 정보는 PCIe* 솔루션 사용자 가이드용 Stratix® V Avalon® ST 인터페이스의 향후 릴리스에 추가될 예정입니다.