문서 ID: 000082228 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-06-20

Arria® 10 및 Cyclone® 10 GX PCIe* 하드 IP가 메모리 쓰기 완료 TLP가 메모리 읽기 TLP를 통과하는 것을 허용하지 않는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • PCI Express*용 인텔® Arria® 10 Cyclone® 10 하드 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    메모리 읽기 TLP를 저장하기 위한 바이패스 버퍼가 없는 Arria® 10 및 Cyclone® 10 GX PCIe* 하드 IP에는 설계 제한이 있습니다. 메모리 읽기 TLP를 보낼 크레딧이 없는 경우 이러한 TLP는 대기열에 유지되므로 메모리 쓰기 완료 TLP가 헤드오브라인(head-of-line)이 차단됩니다. Arria® 10 및 Cyclone® 10 GX PCIe* 하드 IP는 메모리 읽기 TLP를 제쳐두고 이러한 메모리 읽기 TLP보다 앞서기 위한 메모리 쓰기 완료 TLP를 양보하는 바이패스 버퍼가 없기 때문에 메모리 쓰기 완료 TLP가 메모리 읽기 TLP를 통과하는 것을 허용하지 않습니다.

    해결 방법

    이 문제에 대한 해결 방법은 없습니다. 사용자 애플리케이션 및 소프트웨어는 제한 사항을 인식하고 이 시나리오를 처리해야 합니다.

    이 문제는 향후 버전의 IP 소프트웨어 릴리스에서 수정되지 않습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    모두 표시

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.