문서 ID: 000082371 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-06-22

인텔® Arria® 10 fPLL IP가 잘못된 위상 이동을 생성하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • fPLL 인텔® Arria® 10 Cyclone® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Edition 소프트웨어 버전 17.1의 문제로 인해 인텔® Arria® 10에 대한 fPLL IP가 잘못된 위상 이동을 설정하는 것을 볼 수 있습니다. 원하는 위상 시프트를 두 배로 생성합니다.

     

     

    해결 방법

    이 문제를 해결하려면 위상 전환을 필요한 것의 절반으로 설정합니다.

    위상 이동 설정을 확인하려면 TimeQuest Timing Analyzer 명령 "derive_pll_clocks"을 사용하십시오. 실제 하드웨어 구성을 보고합니다.

     

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    모두 표시

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.