설명
Quartus® Prime Pro 에디션 버전 18.0의 Stratix® 10 HDMI IP에 문제가 있으므로 사용자는 HDMI Rx가 HDMI 2.0 해상도를 잠그는 데 시간이 더 오래 걸린다는 것을 Arria® 10 HDMI IP 디자인 예시와 비교할 수 있습니다.
이는 HDMI IP Rx가 빠른 정렬을 달성하기 어렵게 만드는 추가 지연을 초래하는 Stratix 10 FPGA 동기화 상태 머신 워드 정렬 rx_std_bitslipboundary_sel 동작이 변경되어 발생하기 때문입니다.
해결 방법
해결 방법이 없습니다.
이 문제는 Quartus® Prime Pro 버전 18.0 업데이트 1에서 해결되었습니다.