문서 ID: 000086323 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-08-13

Quartus® II 소프트웨어가 무시한 Cyclone® IV GX 장치의 PCI Express 인터페이스에 대한 core_clk_out 타이밍 제약이 있는 이유는 무엇입니까?

환경

  • 일반 구성 요소
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 소프트웨어 버전 9.1 SP1 이전의 문제로 인해 Cyclone® IV GX 장치의 경우 자동 생성 core_clk_out SDC 제약조건이 잘못 생성되고 분석 및 Sythesis 단계에서 다음 경고가 생성됩니다.

    경고: 무시된 할당: create_clock -name {core_clk_out} -period 8.000 -waveform { 0.000 4.000 } [get_nets {*altpcie_hip_pipen1b_inst|core_clk_out~clkctrl}]
    경고: 인수 <타겟>은 빈 컬렉션입니다.

    이 문제를 해결하려면 < 분산 이름>.sdc 파일의 core_clk_out SDC 제약 조건을 다음으로 변경합니다.
    create_clock -name {core_clk_out} -period 8.000 [get_nets *altpcie_hip_pipen1b_inst|core_clk_out*]

    해결 방법

    이 문제는 Quartus II 소프트웨어의 향후 릴리스에서 해결될 예정이 아닙니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    모두 표시

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.