설명
Quartus® II 소프트웨어 버전 9.1 SP1 이전의 문제로 인해 Cyclone® IV GX 장치의 경우 자동 생성 core_clk_out SDC 제약조건이 잘못 생성되고 분석 및 Sythesis 단계에서 다음 경고가 생성됩니다.
경고: 무시된 할당: create_clock -name {core_clk_out} -period 8.000 -waveform { 0.000 4.000 } [get_nets {*altpcie_hip_pipen1b_inst|core_clk_out~clkctrl}]
경고: 인수 <타겟>은 빈 컬렉션입니다.
이 문제를 해결하려면 < 분산 이름>.sdc 파일의 core_clk_out SDC 제약 조건을 다음으로 변경합니다.
create_clock -name {core_clk_out} -period 8.000 [get_nets *altpcie_hip_pipen1b_inst|core_clk_out*]
해결 방법
이 문제는 Quartus II 소프트웨어의 향후 릴리스에서 해결될 예정이 아닙니다.