문서 ID: 000093278 콘텐츠 형태: 문제 해결 마지막 검토일: 2024-12-02

단면 PMA 모드를 사용하는 F-Tile Serial Lite IV FPGA IP 설계 시뮬레이션이 실패하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® Prime Pro Edition 소프트웨어 버전 22.4의 문제로 인해 F-Tile Serial Lite IV IP 설계 시뮬레이션이 다음 구성에서 실패하는 것을 관찰할 수 있습니다.

    • OPN: 접미사 VR0, VR1 및 VR2로 끝나는 OPN이 있는 Agilex™ F-Tile 장치
    • 시뮬레이션 모드: Slowsim
    • PMA 변조 유형: NRZ
    • PMA 유형: FGT
    • PMA 데이터 속도: 17.4Gbps
    • PMA 모드: TX/RX
    • PMA 레인 수: >=14

    이 문제는 시뮬레이션 모델에서 생성된 클럭 주파수가 예상 주파수와 편차가 높기 때문에 발생하며, 이로 인해 FIFO 비어 있거나 FIFO 오버플로가 발생합니다.

    해결 방법

    이 문제를 해결하려면 다음 두 가지 방법을 채택할 수 있습니다.

    1. OPN 변경: 접미사 VR3 및 AA로 끝나는 OPN이 있는 Agilex™ F-타일 장치.
    2. 시뮬레이션 모드를 Slowsim에서 Fastsim으로 변경합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    모두 표시

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.