설명
Quartus® Prime Pro Edition 소프트웨어 버전 23.2 이상에서는 글로벌 신호 리소스를 사용하여 라우팅된 신호가 로컬 라우팅(예: LUT에 구현된 클럭 멀티플렉서)으로 전송해야 하는 소프트 로직에 대한 입력으로 사용될 때 이 오류가 표시될 수 있습니다. 이 오류는 Agilex™ 7 F/I 시리즈 FPGA 장치에서만 발생합니다.
전역으로 라우팅된 신호로 이러한 소프트 로직을 구동하는 것은 부분 재구성(PR) 파티션에서 허용되지 않습니다.
해결 방법
이 오류를 방지하려면 PR 파티션에 있는 신호의 엔트리 포트를 두 개의 엔트리 포트(로컬로 라우팅할 수 있는 포트 하나와 전역으로 라우팅할 수 있는 포트 하나)로 분리합니다.
PR 지역에서 M20K RAM을 구동하는 데 사용되는 클럭은 Agilex™ 7 F/I 시리즈 FPGA 장치에서 전역으로 라우팅되어야 하므로 전역적으로 라우팅된 리소스에 남아 있어야 합니다.
이 시나리오는 PR 파티션에서 허용되지 않으며 로컬/글로벌 팬아웃 오류가 발생합니다.
아래 다이어그램과 같이 문제를 해결해야 합니다.
이 문제는 Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 해결될 예정입니다.