문서 ID: 000098817 콘텐츠 형태: 문제 해결 마지막 검토일: 2024-05-29

Agilex™ 5 FPGA 장치에서 고전압 I/O(HVIO) 입력 핀이 높은 상태로 고정되는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® Prime Pro Edition 소프트웨어 버전 23.4.0 패치 009, 23.4.1 및 24.1의 문제로 인해 HVIO 핀이 입력 또는 양방향으로 구성되어 있는 동안 설계에 트랜시버와 RCOMP 핀이 연결되지 않은 상태로 남아 있지 않은 경우 Agilex™ 5 FPGA에서 HVIO 입력 핀이 높게 고정되는 것을 관찰할 수 있습니다. 이 문제는 장치 구성 프로세스에 영향을 주지 않으며 장치가 사용자 모드로 전환될 수 있습니다.

해결 방법

Quartus® Prime Pro Edition 소프트웨어 버전 24.1에서 이 문제를 해결하기 위한 패치를 사용할 수 있습니다. 아래의 해당 첨부 파일에서 패치 0.15fw를 다운로드하여 설치합니다.

이 문제는 Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 해결될 예정입니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.