문서 ID: 000100389 콘텐츠 형태: 문제 해결 마지막 검토일: 2025-04-03

패킷에 대해 체크섬 수정 제어 신호가 어설션되지 않은 경우 IEEE 1588v2 기능이 포함된 저지연 이더넷 10G MAC IP가 체크섬 수정을 수행하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 인텔® FPGA IP 저지연 10Gbps 이더넷 MAC 및 PHY 기능 IP-10GEUMAC
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® Prime Pro Edition 소프트웨어 버전 24.2 이하의 문제로 인해 IEEE 1588v2 기능이 있는 저지연 이더넷 10G MAC IP는 IP의 동작으로 인해 이전 패킷에 체크섬 올바른 삽입이 있는 경우 사용자가 체크섬 올바른 제어 신호를 주장하지 않을 때 패킷에 체크섬 올바른 삽입을 수행할 수 있습니다.

    해결 방법

    이 문제를 해결하려면 IP 입력 신호 "tx_etstamp_ins_ctrl_offset_checksum_correction"를 특정 패킷에 대해 체크섬 수정이 요청되지 않은 경우 RTL에서 16h'0000으로 강제 적용합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 3 제품

    모두 표시

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.