문서 ID: 000100578 콘텐츠 형태: 연결성 마지막 검토일: 2025-03-06

GTS JESD204B IP의 pma_cu_clk 포트 너비가 GTS 리셋 시퀀서 IP의 pma_cu_clk 포트 너비와 일치하지 않는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • JESD204B 인텔® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus Prime Pro Edition 소프트웨어 버전 24.3의 문제로 인해 GTS® JESD204B IP 매개변수 편집기의 컨버터 장치 L 매개변수당 레인 수가 L = 6 또는 L = 8로 설정된 경우 생성된 HDL 코드에서 pma_cu_clk 포트의 너비는 1비트입니다. 그러나 L = 6 또는 L = 8의 경우 GTS 리셋 시퀀서 IP에는 2비트의 pma_cu_clk 포트 폭이 필요하므로 두 포트 간에 포트 폭이 일치하지 않습니다.

    플랫폼 디자이너를 사용하여 GTS 재설정 시퀀서 IP의 pma_cu_clk 포트를 GTS JESD204B IP에 연결할 때 시스템 메시지 콘솔에 오류가 표시됩니다.

    오류: jesd_gts_ss.jesd_gts_jesd204b.pma_cu_clk/jesd_gts_ss_intel_srcss_gts.o_pma_cu_clk: 신호 clk의 너비는 jesd_gts_jesd204b.pma_cu_clk이지만 jesd_gts_ss_intel_srcss_gts.o_pma_cu_clk의 너비는 2입니다.

    해결 방법

    이 해결 방법은 IP 생성 중에만 적용할 수 있습니다.

    1. IP 파일에서 프로젝트 네비게이터의 <IP 이름>.v 파일을 엽니다(예: <IP 이름>/synth/<IP 이름>.v

    2. 아래와 같이 1비트를 추가하여 pma_cu_clk 너비를 수동으로 편집합니다.


    3. <IP 이름>.v 파일을 저장하고 닫습니다.

    Altera®는 Altera® Quartus® Prime Pro Edition 소프트웨어 버전 24.3에 다음 패치를 설치할 것을 권장합니다.

    Windows용 패치 0.02 다운로드(quartus-24.3-0.02-windows.exe)

    Linux용 패치 0.02 다운로드(quartus-24.3-0.02-linux.run)

    패치 0.02(quartus-24.3-0.02-readme.txt)에 대한 추가 정보 다운로드

    패치를 설치한 후 플랫폼 디자이너를 통해 GTS JESD204B IP를 재생성합니다.

    이 문제는 Quartus® Prime Pro Edition 소프트웨어 버전 24.3.1부터 해결됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.