문서 ID: 000100829 콘텐츠 형태: 오류 메시지 마지막 검토일: 2025-03-27

Arria® 10 HDMI FPGA IP 디자인 예제 극성 반전 설정이 생성된 RTL에 영향을 미치지 않는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® Prime Pro Edition 소프트웨어 버전 23.4를 사용할 때 Arria® 10 FPGA HDMI FPGA IP 설계 예의 문제로 인해 HDMI RX PHY의 극성 반전 설정은 생성된 RTL에 영향을 미치지 않습니다.

    해결 방법

    Quartus® Prime Pro Edition 소프트웨어 버전 23.4에서 이 문제를 해결하기 위한 패치를 사용할 수 있습니다.
    아래의 해당 링크에서 패치 0.63을 다운로드하여 설치하십시오.

    극성 반전을 활성화하는 단계:

    1. 패치 적용

    2. 디자인 예제 생성

    3. IP GUI에서 ./rtl/ip/nios/intel_hdmi_rx_phy.ip 를 편집하고 사용자 요구 사항에 따라 매개변수를 설정합니다.

    4. "HDL 생성"을 클릭하여 IP를 재생성합니다.

    5. 디자인 컴파일

    6. 하드웨어에서 실행

    이 문제는 Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 해결될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    모두 표시

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.