문서 ID: 000100928 콘텐츠 형태: 오류 메시지 마지막 검토일: 2025-04-07

3배속 이더넷 FPGA IP에 대한 설계 예제의 하드웨어 테스트를 수행하는 동안 JTAG를 통한 레지스터 읽기/쓰기가 가비지 값을 반환하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 3배속 이더넷 인텔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® Prime Pro Edition 소프트웨어 버전 25.1의 문제로 인해 basic.tcl 파일의 하드코딩된 JTAG 마스터 값으로 인해 TCL 스크립트가 사용자가 선택한 JTAG 마스터 값을 재정의하여 올바르지 않거나 잘못된 레지스터 읽기 및 쓰기로 이어져 가비지 값이 발생합니다.

    해결 방법

    이 문제를 해결하고 레지스터 읽기 및 쓰기 작업 중에 사용자가 선택한 올바른 JTAG 마스터가 사용되는지 확인하려면 다음 단계를 수행하십시오.

    1. <design_example_dir>/hardware_test_design/hwtest/agx/2xtbi_pma/basic/basic.tcl 파일을 첨부 파일의 새 basic.tcl 파일로 바꿉니다.

    2. 수정된 스크립트 파일을 사용하여 디자인 예제에 대한 하드웨어 테스트를 실행합니다.

    이 문제는 Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 해결될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    모두 표시

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.