문서 ID: 000100930 콘텐츠 형태: 정오표 마지막 검토일: 2025-04-07

HPS LPDDR4용 EMIF가 Agilex™ 5 FPGA 및 SoC FPGA에서 보정에 실패하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® Prime Pro Edition 소프트웨어 24.3에서 듀얼 랭크(2칩 선택), 듀얼 채널(즉, 각각 16Gbit의 밀도인 4개의 다이)로 구현된 HPS IP 및 LPDDR4 장치용 EMIF를 사용하여 Agilex™ 5 FPGAs 및 SoC FPGAs를 구성할 때 보정이 실패할 수 있습니다.

    해결 방법

    수정을 위해 Quartus® Prime Pro Edition 소프트웨어 24.3 패치 0.11을 다운로드하십시오. 이 문제는 추후 Quartus® Prime Pro Edition 소프트웨어 릴리스에서 해결될 예정입니다.

    quartus-24.3-0.11-windows.exe

    quartus-24.3-0.11-linux.run

    quartus-24.3-0.11-readme.txt

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.