Quartus® Prime Pro Edition 소프트웨어 버전 25.1 이하에서 Agilex™ 3 FPGA 및 Agilex 5 FPGA™ GTS 트랜시버용 시스템 PLL의 참조 클럭으로 선택적 기능 SYSPLLREFCLK를 할당할 수 없는 HVIO 핀이 없는 이유는 무엇입니까?

Quartus® Prime Pro Edition 소프트웨어 버전 25.1 이하의 문제로 인해 SYSPLLREFCLK 설명 없이 다른 HVIO 핀을 할당할 수 있습니다.
올바른 선택의 예는 HVIO_5B_1, SYSPLLREFCLK_L1A_0, TXCLK1 Data_Ctrl1과 같은 옵션 기능이 나열된 HVIO 핀입니다. 이것은 GTS 트랜시버 뱅크 1A에서 시스템 PLL에 대한 기준 클럭으로 선택할 올바른 핀입니다.
올바르지 않은 선택의 예로는 SYSPLLREFCLK 선택적 기능 목록이 없는 HVIO 핀(HVIO_5B_20, TXCLK20 Data_Ctrl20)이 있습니다. 따라서 이를 시스템 PLL의 참조 클럭 핀으로 선택하는 것은 올바르지 않지만 Quartus® Prime Pro Edition 소프트웨어는 현재 이를 오류로 보고하지 않습니다.

이 문제를 해결하려면 장치 핀아웃 및 핀 연결 지침을 참조하고 HVIO 핀을 시스템 PLL 참조 클록으로 선택할 때 올바른 SYSPLLREFCLK 선택적 기능이 있는지 확인합니다.

• Agilex 5 장치 핀아웃 파일
• Agilex 5 핀 연결 가이드라인

이 문제는 Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 해결될 예정입니다.