이 설계 예는 Open Computing Language(OpenCLTM)를사용하여 고성능 JPEG 디코더를 구현합니다. 이 솔루션은 인텔 채널 공급업체 확장을 통해 연결된 여러 OpenCL 커널로 구성되며, 각 커널은 JPEG 디코딩 파이프라인(예: Huffman 디코딩, 역 DCT)에서 한 단계를 수행합니다.
이 구현은 JPEG 이미지를 2.6MBps의 속도로 디코딩할 수 있으며, 이를 통해 디코딩된 이미지를 호스트 메모리로 다시 전송하기 위한 PCI Express*(PCIe*) Gen2x8 링크의 채도가 활성화됩니다.
기능
- 단일 작업 항목 커널
- 커널 채널
- 겹치는 메모리 전송 및 커널 호출
다운로드 수
설계 예에서는 OpenCL 장치(.cl)와 호스트 응용 프로그램에 대한 소스 코드를 제공합니다. 호스트 응용 프로그램을 컴파일하기 위해 Linux* 패키지에는 Makefile이 포함되어 있으며 Windows* 패키지에는 Microsoft Visual Studio 2010* 프로젝트가 포함되어 있습니다.
다음 다운로드는 이 예에 대해 제공됩니다.
이 설계의 사용은 하드웨어 참조 설계 라이센스 계약의이용 약관에 따라 적용됩니다.
소프트웨어 및 하드웨어 요구 사항
이 설계 예에는 다음 도구가 필요합니다.
- 인텔® FPGA 소프트웨어 v17.1 이상
- OpenCL™ v17.1 이상에 대한 SDK 인텔® FPGA
- Linux*: GNU 메이크 및 gcc
- Windows*: Microsoft Visual Studio 2010*
인텔 설계 도구를 다운로드하려면 OpenCL 다운로드 페이지를 방문하십시오. 기본 운영 체제에 대한 요구 사항은 OpenCL에 대한 인텔® FPGA SDK와 동일합니다.
OpenCL 및 OpenCL 로고는 Khronos의 허가를 받아 사용하는 Apple Inc.의 상표입니다.
* 제품은 게시된 Khronos 사양을 기반으로 하며 Khronos 적합성 테스트 프로세스를 통과했습니다. 현재 적합성 상태는 www.khronos.org/conformance에서 찾을 수 있습니다.