이 예에서는 HPEC Challenge Benchmark 제품군을기반으로 최적화된 시간 도메인 유한 임펄스 응답(FIR) 필터 커널을 포함합니다. FIR 필터는 시프트 레지스터를 사용하여 데이터 재사용을 극대화하여 FPGA 효율적으로 구현할 수 있습니다. 이 예에서는 슬라이딩 창을 사용하는 응용 프로그램 클래스의 일부인 Open Computing Language(OpenCLTM)에서FIR 필터를 효율적으로 설명하는 방법을 보여줍니다. 이 예에서 구현된 특정 컴퓨팅은 128 탭 복잡한 단일 정밀 부동 소수점 시간 도메인 FIR 필터입니다.
FIR 필터 성능
기능
- 효율적인 1D 슬라이딩 창 버퍼
- 단일 작업 항목 커널
- 자세한 최적화 가이드(다운로드 섹션 참조)
- 타사 벤치마크
다운로드 수
설계 예에서는 OpenCL 장치(.cl)와 호스트 응용 프로그램에 대한 소스 코드를 제공합니다. 호스트 응용 프로그램을 컴파일하기 위해 Linux* 패키지에는 Makefile이 포함되어 있으며 Windows 패키지에는 Microsoft Visual Studio 2010 프로젝트가 포함되어 있습니다.
다음 다운로드는 이 예에 대해 제공됩니다.
이 설계의 사용은 하드웨어 참조 설계 라이센스 계약의이용 약관에 따라 적용됩니다.
소프트웨어 및 하드웨어 요구 사항
이 설계 예에는 다음 도구가 필요합니다.
- 인텔® FPGA 소프트웨어 v17.1 이상
- OpenCL™ v17.1 이상에 대한 SDK 인텔 FPGA
- Linux에서: GNU 메이크 및 gcc
- Windows: Microsoft Visual Studio 2010
인텔 설계 도구를 다운로드하려면 OpenCL 다운로드 페이지를 방문하십시오. 기본 운영 체제에 대한 요구 사항은 OpenCL에 대한 인텔 FPGA SDK와 동일합니다.
OpenCL 및 OpenCL 로고는 Khronos의 허가를 받아 사용하는 Apple Inc.의 상표입니다.
* 제품은 게시된 Khronos 사양을 기반으로 하며 Khronos 적합성 테스트 프로세스를 통과했습니다. 현재 적합성 상태는 www.khronos.org/conformance에서 찾을 수 있습니다.