이 예에서는 고정 비율(2/3) 비디오 다운스케일러의 Open Computing Language(OpenCL™) 구현을 보여줍니다. 예제에서는 1080p YUV 4:2:0 비디오를 사용하여 720p로 축소하고 화면에 결과를 표시합니다.
이 예에서는 2패스 다운스케일러를 구현하며, 각 패스는 수평 방향을 따라 입력을 다운스케일화하고 결과를 변환된 순서로 출력합니다. 각 패스는 인텔의 채널 공급업체 확장을 사용하여 통신하는 두 개의 커널을 호출합니다. 두 커널로 분할하면 각 커널이 전역 메모리에 효율적으로 액세스할 수 있습니다.
비디오 다운스케일링 성능
기능
- 슬라이딩 창 디자인 패턴
- 단일 작업 항목 커널
- 커널-커널 채널
- 메모리 액세스 패턴 최적화
다운로드 수
설계 예에서는 OpenCL 장치(.cl)와 호스트 응용 프로그램에 대한 소스 코드를 제공합니다. 호스트 응용 프로그램을 컴파일하기 위해 Linux* 패키지에는 Makefile이 포함되어 있으며 Windows* 패키지에는 Microsoft* Visual Studio 2010 프로젝트가 포함되어 있습니다.
다음 다운로드는 이 예에 대해 제공됩니다.
이 설계의 사용은 하드웨어 참조 설계 라이센스 계약의이용 약관에 따라 적용됩니다.
소프트웨어 및 하드웨어 요구 사항
이 설계 예에는 다음 도구가 필요합니다.
- 인텔® FPGA 소프트웨어 v17.1 이상
- OpenCL v17.1 이상용 SDK 인텔 FPGA
- Linux에서: GNU 메이크 및 gcc
- Windows: Microsoft Visual Studio 2010
인텔 설계 도구를 다운로드하려면 OpenCL 다운로드 페이지를 방문하십시오. 기본 운영 체제에 대한 요구 사항은 OpenCL에 대한 인텔 FPGA SDK와 동일합니다.
OpenCL 및 OpenCL 로고는 Khronos의 허가를 받아 사용하는 Apple Inc.의 상표입니다.
* 제품은 게시된 Khronos 사양을 기반으로 하며 Khronos 적합성 테스트 프로세스를 통과했습니다. 현재 적합성 상태는 www.khronos.org/conformance에서 찾을 수 있습니다.