단일 이벤트 업셋(SEU)

단일 이벤트 업셋(SEU) 지원은 Agilex™ 7, Agilex™ 5, Stratix® 10, Arria® 10, Cyclone® 10, MAX® 10, Stratix® V, Arria® V, Cyclone® V, Stratix® IV, Cyclone® IV 및 Arria® II 장치에 대한 리소스를 제공합니다.

Agilex™ 7 시스템 아키텍처 및 Agilex™ 5 시스템 아키텍처에 대한 추가 지원을 받고, 주요 중요 리소스 및 문서를 표시하는 표준 개발 흐름에 대한 단계별 안내 여정을 확인하십시오.

다른 장치의 경우 장치 및 제품 지원 컬렉션을 검색하십시오.

소개

단일 이벤트 업셋(SEU)은 구성 메모리 셀, 사용자 메모리 및 레지스터와 같은 스토리지 요소의 이온화 방사선 충돌로 인해 발생합니다. 지상 응용 분야에서 우려되는 주요 전리 방사선원은 물질의 방사성 불순물에서 방출되는 알파 입자, 우주선과 지구 대기의 상호 작용에 의해 생성 된 고 에너지 중성자 및 대부분의 경우 열 화 된 고 에너지 중성자 인 열 중성자입니다 고 에너지 중성자이지만 인공 장비에서도 생성 될 수 있습니다. 지난 20년 동안 수행된 연구는 알파 입자 방사선으로 인한 SEU 효과를 최소화하는 고순도 패키지 재료로 이어졌습니다. 피할 수 없는 대기 중성자는 오늘날 SEU 효과의 주요 원인으로 남아 있습니다. 소프트 오류는 무작위이며 에너지 수준, 플럭스 및 세포 감수성과 관련된 확률에 따라 발생합니다.

Altera는 여러 프로세스 세대에 걸쳐 장치에 대한 SEU의 영향을 연구해 왔으며 SEU에 최적화된 물리적 레이아웃 및 프로세스 기술을 통한 소프트 오류율 감소와 소프트 오류 완화 기술 모두에서 광범위한 경험을 쌓았습니다. Altera는 업계 최초의 자동 순환 중복 검사(CRC)를 도입하고 다른 오류 검사 솔루션에 공통적인 추가 로직 및 복잡성 요구 사항을 제거했습니다. 장치 제품군은 모두 JEDEC의 JESD-89 사양에 정의된 표준 테스트 절차를 사용하여 WNR(Los Alamos Weapons Neutron Research)과 같은 기능을 사용하여 SEU 동작 및 성능 테스트를 거칩니다.

Los Alamos 중성자 과학 센터(LANSCE)에서 FPGAs의 SEU 테스트 결과 다음과 같은 결과가 나타났습니다.

• Stratix 10을 제외한 모든 제품의 하드 CRC 회로 및 I/O 레지스터에서 SEU 오류가 관찰되지 않았습니다.
• MTBFI(Mean Time Between Functional Interrupt)는 매우 큰 고밀도 FPGAs의 경우에도 수백 년입니다.
  

Stratix® 시리즈, Arria® GX 시리즈 및 Cyclone® 시리즈의 FPGA 제품군에는 전용 하드 회로가 내장되어 있어 추가 비용 없이 CRC를 지속적으로 자동으로 확인할 수 있습니다. 28nm 공정 기술 및 후속 공정 노드에서 제조된 제품의 경우, Altera는 향상된 CRAM 비트 업셋 감지 및 보정 외에도 CRAM 업셋 비트 수정(스크러빙)을 구현했습니다. Quartus® Prime 설계 소프트웨어를 통해 CRC 검사기를 쉽게 설정할 수 있습니다.

기타 완화 기술에 대한 자세한 내용과 FPGA 장치의 SEU 테스트에 대한 자세한 내용은 현지 Altera 판매 대리점 또는 유통업체에 문의하십시오.

문서조사

관련 링크

• FPGA 품질 및 신뢰성
• FPGA 장치 및 제품 지원 컬렉션
• FPGA 지원 리소스