JESD204 FPGA IP
JEDEC 위원회는 고속 데이터 컨버터와 FPGAs와 같은 기타 장치 간의 데이터 입력/출력 수를 표준화하고 줄이기 위해 JESD204 데이터 컨버터 직렬 인터페이스 표준을 만들었습니다. 이 프로토콜에는 간소화된 레이아웃, 스큐 관리 및 결정론적 대기 시간과 같은 많은 이점이 있습니다.
고성능 및 쉬운 통합
Altera JESD204 IP는 고속 데이터 컨버터와 디지털 처리 시스템의 통합을 단순화합니다. IP는 최대 32.44Gbps의 데이터 속도를 지원하고 물리적, 데이터 링크 및 전송 계층을 관리하는 동시에 구성, 클럭 동기화 및 데이터 전송을 단순화합니다.
IP는 사전 검증되었으며 JEDEC를 준수하므로 고속 데이터 애플리케이션에서 상호 운용성과 신뢰성을 보장하는 데 매우 중요합니다. IP에는 통합을 단순화하고 사용 편의성을 지원하여 설계자의 개발 시간을 단축하는 설계 예제가 포함되어 있습니다.
| IP 프로토콜 | Agilex ™ 7 FPGA (E-타일) | Agilex ™ 7 FPGA (F-타일) Agilex™ 9 FPGA(F-타일) |
|---|---|---|
| JESD204C | AN 960: ADI AD9081 MxFE* ADC와의 상호 운용성 보고서 | AN 876: ADI AD9081 Mx FE* ADC와의 상호 운용성 보고서 |
AN 976: ADI AD9081 MxFE* DAC와의 상호 운용성 보고서
|
| IP 프로토콜 | Agilex ™ 7 FPGA (E-타일) | Agilex ™ 7 FPGA (F-타일) Agilex™ 9 FPGA(F-타일) |
애자일렉스™ 5 FPGA (GTS) |
|---|---|---|---|
| JESD204C | E-Tile JESD204C FPGA IP 사용자 가이드 | F-타일 JESD204C FPGA IP 사용 설명서 | GTS JESD204C FPGA IP 사용자 가이드 |
| E-타일 JESD204C Agilex 7 디자인 예제 사용자 가이드 | F-타일 JESD204C FPGA IP 디자인 예제 사용 설명서 | GTS JESD204C FPGA IP 디자인 사례 사용자 가이드 | |
| E-Tile JESD204C FPGA IP 릴리스 정보 | F-타일 JESD204C FPGA IP 릴리스 정보 | GTS JESD204C FPGA IP 릴리즈 노트 | |
| 증권 시세 표시기SD204B | E-Tile JESD204B FPGA IP 사용자 가이드 | F-타일 JESD204B FPGA IP 사용 설명서 | GTS JESD204B FPGA IP 사용자 가이드 |
| E-타일 JESD204B Agilex 7 디자인 예제 사용자 가이드 | F-타일 JESD204B FPGA IP 디자인 예제 사용 설명서 | GTS JESD204B FPGA IP 디자인 사례 사용자 가이드 | |
| E-Tile JESD204B FPGA IP 릴리스 정보 | F-타일 JESD204B FPGA IP 릴리스 정보 | GTS JESD204B FPGA IP 릴리즈 노트 |
관련 링크
- 무선 통신
- 레이더 및 방위 시스템
- 의료 영상
- 방송
- 테스트 및 측정 장비
추가 리소스
IP 찾기
귀하의 요구 사항에 적합한 Altera® FPGA 지적 재산권 코어를 찾아보십시오.
기술 지원
이 IP 코어에 대한 기술 지원을 받으려면 지원 리소스 또는 인텔® 우수 고객 지원 방문하십시오. 또한 지식 센터 및 커뮤니티에서 이 기능과 관련된 항목을 검색할 수도 있습니다.
IP 평가 및 구매
Altera® FPGA 지적 재산권 코어에 대한 평가 모드 및 구매 정보.
IP 기본 제품군
Quartus® Prime Standard 또는 Pro Edition Software에 대한 활성 라이센스가 있는 무료 Altera® FPGA IP 코어 라이센스.
디자인 예
Altera® FPGA 장치용 설계 예시 및 참조 설계를 다운로드하십시오.
영업팀 문의
Altera® FPGA 제품 설계 및 가속 요구 사항에 대해서는 영업팀에 문의하십시오.