JESD204B 및 JESD204C IP 코어 지원 센터

JESD204B 및 JESD204C FPGA IP 코어 지원 센터는 JESD204B 및 JESD204C 링크의 선택, 설계, 구현 및 디버그 방법에 대한 정보를 제공합니다. 이 페이지는 처음부터 끝까지 JESD204B 및 JESD204C 시스템 설계 흐름에 맞춰 카테고리로 구성되어 있습니다.

JESD204B 및 JESD204C IP 코어 지원 센터는 Agilex 7, Agilex™ 5, Agilex™ 3, Stratix® 10, Arria® 10 및 Cyclone® 10 장치에 대한 리소스를 제공합니다.

Agilex™ 7 FPGA 인터페이스 프로토콜 설계, Agilex™ 5 FPGA 인터페이스 프로토콜 설계 및 Agilex™ 3 FPGA 인터페이스 프로토콜 설계에 대한 추가 지원을 받아 주요 중요 리소스 및 문서를 표시하는 표준 개발 흐름에 대한 단계별 안내 여정을 확인하십시오.

다른 장치의 경우 장치 및 제품 지원 컬렉션을 검색하십시오.

시작

1. 장치 및 IP 선택

어떤 FPGA 제품군을 사용해야 합니까?

표 1 - JESD204B FPGA IP 코어 성능

장치 제품군	PMA 속도 등급	FPGA 패브릭 속도 등급	데이터 속도		링크 클럭 fMAX(MHz)
			하드 PCS(Gbps) 활성화	소프트 PCS(Gbps) 활성화 1
Agilex™ 7 (F-타일)	1	-1	지원되지 않음	2.0에서 20.0	data_rate/40
	1	-2	지원되지 않음	2.0에서 19.2	data_rate/40
	2	-2	지원되지 않음	2.0에서 19.2	data_rate/40
	2	-3	지원되지 않음	1.0에서 16.7	data_rate/40
	3	-3	지원되지 않음	2.0에서 16.7	data_rate/40
Agilex™ 7 (E-타일)	2	-2	지원되지 않음	2.0에서 17.4	data_rate/40
	3	-2	지원되지 않음	2.0에서 17.4	data_rate/40
	3	-3	지원되지 않음	2.0에서 16.0	data_rate/40
Agilex™ 5 E-시리즈(장치 그룹 B)			지원되지 않음	17.16	data_rate/40
Agilex™ 3 C-시리즈		-6	지원되지 않음	2.0에서 12.5*	data_rate/40
Agilex™ 3 C-시리즈		-7	지원되지 않음	2.0에서 12.5*	data_rate/40
Stratix® 10(L-타일 및 H-타일)	1	1	2.0에서 12.0	2.0에서 16.02	data_rate/40
	1	2	2.0에서 12.0	2.0에서 14.0	data_rate/40
	2	1	2.0에서 9.83	2.0에서 16.02	data_rate/40
	2	2	2.0에서 9.83	2.0에서 14.0	data_rate/40
	3	1	2.0에서 9.83	2.0에서 16.02	data_rate/40
		2	2.0에서 9.83	2.0에서 14.0	data_rate/40
		3	2.0에서 9.83	2.0에서 13.0	data_rate/40
Stratix® 10(E-타일)	1	1	지원되지 않음	2.0에서 16.02	data_rate/40
	1	2	지원되지 않음	2.0에서 14.0	data_rate/40
	2	1	지원되지 않음	2.0에서 16.02	data_rate/40
	2	2	지원되지 않음	2.0에서 14.0	data_rate/40
	3	3	지원되지 않음	2.0에서 13.0	data_rate/40
Arria® 10	1	1	2.0에서 12.0	2.0에서 15.0⁽²⁾⁽³⁾	데이터 전송률/40
	2	1	2.0에서 12.0	2.0에서 15.0⁽²⁾⁽³⁾	데이터 전송률/40
	2	2	2.0에서 9.83	2.0에서 15.0⁽²⁾⁽³⁾	데이터 전송률/40
	3	1	2.0에서 12.0	2.0에서 14.2⁽²⁾⁽⁴⁾	데이터 전송률/40
	3	2	2.0에서 9.83	2.0에서 14.2⁽²⁾⁽⁵⁾	데이터 전송률/40
	4	3	2.0에서 8.83	2.0에서 12.5⁽⁶⁾	데이터 전송률/40
Cyclone® 10 GX	<지원되는 모든 속도 등급>	-5	2.0에서 9.8	2.0에서 9.8	데이터 전송률/40
Cyclone® 10 GX	<지원되는 모든 속도 등급>	-6	2.0에서 6.25	2.0에서 9.8	데이터 전송률/40

모두 보기 간단히 표시

표 2 - JESD204C FPGA IP 코어 성능

장치 제품군	PMA 속도 등급	FPGA 패브릭 속도 등급	데이터 속도		링크 클럭 fMAX(MHz)
			하드 PCS(Gbps) 활성화	소프트 PCS(Gbps) 활성화	링크 클럭 fMAX(MHz)
Agilex™ 7 (F-타일)	1	-1	지원되지 않음	5에서 32.44032	data_rate/40
	1	-2	지원되지 않음	5에서 32.44032	data_rate/40
	2	-1	지원되지 않음	5에서 28.8948*	data_rate/40
		-2	지원되지 않음	5에서 28.8948*	data_rate/40
		-3	지원되지 않음	5에서 24.33024	data_rate/40
	3	-3	지원되지 않음	5에서 17.4	data_rate/40
Agilex™ 7 (E-타일)	1	-1	지원되지 않음	5에서 28.9	data_rate/40
	2	-2	지원되지 않음	5에서 28.3	data_rate/40
	2	-3	지원되지 않음	5에서 25.6	data_rate/40
	3	-2	지원되지 않음	5에서 17.4	data_rate/40
	3	-3	지원되지 않음	5에서 17.4	data_rate/40
Agilex™ 5 E-시리즈(장치 그룹 B)		-4	지원되지 않음	17.16	data_rate/40
		-5	지원되지 않음	17.16	data_rate/40
		-6	지원되지 않음	17.16	data_rate/40
Agilex™ 5 E-시리즈(장치 그룹 A) / D-시리즈		-1	지원되지 않음	28.1	data_rate/40
		-2	지원되지 않음	28.1	data_rate/40
		-3	지원되지 않음	28.1	data_rate/40
Stratix® 10(E-타일)	1	-1	지원되지 않음	5에서 28.9	data_rate/40
	1	-2	지원되지 않음	5에서 25.6	data_rate/40
	2	-1	지원되지 않음	5에서 28.3	data_rate/40
	2	-2	지원되지 않음	5에서 25.6	data_rate/40
	3	-1	지원되지 않음	5에서 17.4	data_rate/40
		-2	지원되지 않음	5에서 17.4	data_rate/40
		-3	지원되지 않음	5에서 17.4	data_rate/40

모두 보기 간단히 표시

*ECC 활성화 시 최대 데이터 속도가 감소할 수 있습니다. 자세한 내용은 Agilex™ 5 FPGAs 및 SoC 장치 데이터 시트를 참조하십시오.

1. 소프트 PCS 활성화를 선택하여 최대 데이터 속도를 달성합니다. TX IP 코어의 경우 소프트 PCS를 활성화하면 리소스 사용률이 3-8% 추가로 증가합니다. RX IP 코어의 경우 소프트 PCS를 활성화하면 리소스 사용률이 10-20% 증가합니다.

2. 트랜시버 속도 등급 및 트랜시버 전원 공급 장치 작동 조건에서 지원되는 최대 데이터 속도는 Arria® 10 및 Stratix® 10 장치 데이터시트를 참조하십시오.

3. 15.0Gbps에서 소프트 PCS 모드를 사용할 때 타이밍 마진은 매우 제한적입니다. 타이밍 성능을 향상시키기 위해 높은 피팅 작업, 레지스터 중복 및 레지스터 리타이밍을 활성화하는 것이 좋습니다.

4. Arria® 10 GX 160, SX 160, GX 220 및 SX 220 장치의 경우 지원되는 데이터 속도는 최대 12.288Gbps입니다.

5. Arria® 10 GX 160, SX 160, GX 220 및 SX 220 장치의 경우 지원되는 데이터 속도는 11.0Gbps입니다.

6. Arria® 10 GX 160, SX 160, GX 220 및 SX 220 장치의 경우 지원되는 데이터 속도는 10.0Gbps입니다.

2. 설계 흐름 및 IP 통합

IP 통합 정보

주제	Agilex™ 7	Stratix® 10	Arria® 10
동기화	AN 967: 디지털 위상 배열 시스템의 다중 장치 동기화 AN 901: Agilex™ 7 FPGA E-Tile JESD204C RX IP를 사용하여 아날로그-디지털 변환기 이중 링크 설계 구현 - Agilex® 7 이중 링크에 동기화된 ADC	AN804: Stratix® 10 JESD204B RX IP 코어를 사용하여 동기화된 ADC 다중 링크 설계 구현	AN803: Arria® 10 JESD204B RX IP 코어를 사용하여 동기화된 ADC 다중 링크 설계 구현 AN 814: Arria® 10 x8레인 JESD204B(이중) IP 코어 2개 다중 장치 동기화 참조 디자인
비동기		AN804: Stratix® 10 JESD204B RX IP 코어를 사용하여 동기화되지 않은 ADC 다중 링크 설계 구현	AN803: Arria® 10 JESD204B RX IP 코어를 사용하여 동기화되지 않은 ADC 다중 링크 설계 구현

주제

Agilex™ 7

Stratix® 10

Arria® 10

동기화

AN 967: 디지털 위상 배열 시스템의 다중 장치 동기화

AN 901: Agilex™ 7 FPGA E-Tile JESD204C RX IP를 사용하여 아날로그-디지털 변환기 이중 링크 설계 구현 - Agilex® 7 이중 링크에 동기화된 ADC

AN804: Stratix® 10 JESD204B RX IP 코어를 사용하여 동기화된 ADC 다중 링크 설계 구현

AN803: Arria® 10 JESD204B RX IP 코어를 사용하여 동기화된 ADC 다중 링크 설계 구현

AN 814: Arria® 10 x8레인 JESD204B(이중) IP 코어 2개 다중 장치 동기화 참조 디자인

비동기

AN804: Stratix® 10 JESD204B RX IP 코어를 사용하여 동기화되지 않은 ADC 다중 링크 설계 구현

AN803: Arria® 10 JESD204B RX IP 코어를 사용하여 동기화되지 않은 ADC 다중 링크 설계 구현

모두 보기 간단히 표시

3. 보드 설계 및 전원 관리

주제	: Agilex™ 7	Agilex™ 5	Agilex™ 3	Stratix® 10	Arria® 10	Cyclone® 10	최대® 10
핀 연결 가이드라인	Agilex™ 7 장치 제품군 핀 연결 지침	Agilex™ 5 FPGAs 및 SoC 핀 연결 가이드라인	Agilex™ 3 FPGAs 및 SoC 핀 연결 가이드라인	Stratix® 10 GX, MX, TX 및 SX 장치 제품군 핀 연결 지침	Arria® 10 GX, GT 및 SX 장치 제품군 핀 연결 지침	Cyclone® 10 GX 장치 제품군 핀 연결 지침	MAX® 10 FPGA 장치 제품군 핀 연결 지침
도식적 검토 워크시트	Agilex™ 7 장치 회로도 검토 워크시트	Agilex™ 5 장치 회로도 검토 워크시트		Stratix® 10 장치 회로도 검토 워크시트	Arria® 10 GX, GT 및 SX 회로도 검토 워크시트	Cyclone® 10 GX 회로도 검토 워크시트	MAX® 10 개략도 검토 워크시트
보드 설계 지침	Agilex™ 7 장치 제품군 고속 직렬 인터페이스 신호 무결성 설계 지침 AN 114: 프로그래밍 가능 장치 패키지에 대한 보드 설계 지침 AN 886: Agilex™ 7 장치 설계 지침 보드 설계 지침 솔루션	Agilex™ 5 FPGAs 및 SoC 장치 설계 지침 AN 114: 프로그래밍 가능 장치 패키지에 대한 보드 설계 지침	Agilex™ 3 FPGAs 및 SoC 장치 설계 지침	AN 766: Stratix® 10개 장치, 고속 신호 인터페이스 레이아웃 설계 지침 AN 613: FPGAs에 대한 PCB 스택업 설계 고려 사항 보드 설계 지침 솔루션	AN 613: FPGAs에 대한 PCB 스택업 설계 고려 사항 AN 114: 프로그래밍 가능 장치 패키지에 대한 보드 설계 지침 보드 설계 지침 솔루션	AN 613: FPGAs에 대한 PCB 스택업 설계 고려 사항 AN 114: 프로그래밍 가능 장치 패키지에 대한 보드 설계 지침 보드 설계 지침 솔루션	AN 613: FPGAs에 대한 PCB 스택업 설계 고려 사항 AN 114: 프로그래밍 가능 장치 패키지에 대한 보드 설계 지침 보드 설계 지침 솔루션
전원 관리	Agilex™ 7 전원 관리 사용자 가이드 AN 910: Agilex™ 7 배전 네트워크 설계 지침	Agilex™ 5 FPGAs 및 SoC 전원 관리 사용자 가이드	Agilex™ 3 FPGAs 및 SoC 전원 관리 사용자 가이드		AN 750: FPGA PDN 도구를 사용하여 전력 공급 네트워크 설계 최적화 장치별 PDN(Power Deliver Network) 도구 2.0 사용 설명서 조기 전력 예측기(EPE) 및 전력 분석기	AN 750: FPGA PDN 도구를 사용하여 전력 공급 네트워크 설계 최적화 장치별 PDN(Power Deliver Network) 도구 2.0 사용 설명서 조기 전력 예측기(EPE) 및 전력 분석기	AN 750: FPGA PDN 도구를 사용하여 전력 공급 네트워크 설계 최적화 장치별 PDN(Power Deliver Network) 도구 2.0 사용 설명서 조기 전력 예측기(EPE) 및 전력 분석기
열 전원 관리	AN 944: Agilex™ 7 FPGAs용 열 모델링			AN 787: Stratix® 10 열 모델링 및 관리
전력 시퀀싱	AN 692: 전력 시퀀싱 고려 사항	AN 692: 전력 시퀀싱 고려 사항		AN 692: 전력 시퀀싱 고려 사항	AN 692: 전력 시퀀싱 고려 사항	AN 692: 전력 시퀀싱 고려 사항

모두 보기 간단히 표시

4. 상호 운용성 및 표준 테스트

주제	애자일렉스™ 7 JESD204C	Stratix® 10 JESD204B	Stratix® 10 JESD204C	Arria® 10 JESD204B
상호 운용성 체크아웃 보고서	AN 976: FPGA IP 및 ADI AD9081 MxFE* DAC JESD204C Agilex™ 7 F-타일 장치 AN 960: Agilex™ 7 E-타일 장치 JESD204C FPGA IP 및 ADI AD9081 MxFE* ADC AN 876: Agilex™ F-타일 장치 JESD204C FPGA IP 및 ADI AD9081 MxFE* ADC	AN 905: Stratix® 10 장치 JESD204B FPGA IP 및 ADI AD9213 AN 915: FPGA IP 및 ADI AD9208 JESD204B Stratix® 10개의 E-타일 장치 AN 890: FPGA IP 및 ADI AD9174 JESD204B Stratix® 10 L-타일 장치 AN 833: Stratix 10® GX 16레인 RX JESD204B-ADC12DJ3200	AN 949: FPGA IP 및 ADI AD9081 MxFE* DAC JESD204C Stratix® 10개의 E-Tile 장치 AN 927: AN 916: FPGA IP 및 ADI AD9081/AD9082 MxFE*JESD204C Stratix® 10개의 E-타일 장치 AN 909: FPGA IP 및 TI ADC12DJ5200RF JESD204C Stratix® 10개 장치
하드웨어 점검 보고서		AN 832: IP 코어 및 ADI AD9208 JESD204B Stratix® 10개 장치 AN 823: IP 코어 및 ADI AD9625 JESD204B Stratix® 10 L-타일 장치		AN 810: FPGA JESD204B IP 코어 및 ADI AD9208 AN 792: FPGA JESD204B IP 코어 및 ADI AD9371 AN 785: FPGA JESD204B IP 코어 및 ADI AD9162 AN 779: FPGA JESD204B IP 코어 및 ADI AD9691 AN 753: FPGA JESD204B IP 코어 및 ADI AD6676 AN 749: FPGA JESD204B IP 코어 및 ADI AD9144 AN 712: FPGA JESD204B MegaCore 기능 및 ADI AD9625 AN 710: FPGA JESD204B MegaCore 기능 및 ADI AD9680

주제

애자일렉스™ 7

JESD204C

Stratix® 10

JESD204B

Stratix® 10

JESD204C

Arria® 10

JESD204B

상호 운용성 체크아웃 보고서

AN 976: FPGA IP 및 ADI AD9081 MxFE* DAC JESD204C Agilex™ 7 F-타일 장치

AN 960: Agilex™ 7 E-타일 장치 JESD204C FPGA IP 및 ADI AD9081 MxFE* ADC

AN 876: Agilex™ F-타일 장치 JESD204C FPGA IP 및 ADI AD9081 MxFE* ADC

AN 905: Stratix® 10 장치 JESD204B FPGA IP 및 ADI AD9213

AN 915: FPGA IP 및 ADI AD9208 JESD204B Stratix® 10개의 E-타일 장치

AN 890: FPGA IP 및 ADI AD9174 JESD204B Stratix® 10 L-타일 장치

AN 833: Stratix 10® GX 16레인 RX JESD204B-ADC12DJ3200

AN 949: FPGA IP 및 ADI AD9081 MxFE* DAC JESD204C Stratix® 10개의 E-Tile 장치

AN 927: AN 916: FPGA IP 및 ADI AD9081/AD9082 MxFE*JESD204C Stratix® 10개의 E-타일 장치

AN 909: FPGA IP 및 TI ADC12DJ5200RF JESD204C Stratix® 10개 장치

하드웨어 점검 보고서

AN 832: IP 코어 및 ADI AD9208 JESD204B Stratix® 10개 장치

AN 823: IP 코어 및 ADI AD9625 JESD204B Stratix® 10 L-타일 장치

AN 810: FPGA JESD204B IP 코어 및 ADI AD9208

AN 792: FPGA JESD204B IP 코어 및 ADI AD9371

AN 785: FPGA JESD204B IP 코어 및 ADI AD9162

AN 779: FPGA JESD204B IP 코어 및 ADI AD9691

AN 753: FPGA JESD204B IP 코어 및 ADI AD6676

AN 749: FPGA JESD204B IP 코어 및 ADI AD9144

AN 712: FPGA JESD204B MegaCore 기능 및 ADI AD9625

AN 710: FPGA JESD204B MegaCore 기능 및 ADI AD9680

모두 보기 간단히 표시

5. IP 및 디자인 예제 사용자 가이드

표 3: 통합 JESD204B 및 JESD204C 리소스

주제	애자일렉스™ 7 JESD204B	애자일렉스™ 7 JESD204C	애자일렉스™ 5 JESD204B	애자일렉스™ 5 JESD204C	애자일렉스™ 3 JESD204B	Stratix® 10 JESD204B	Stratix® 10 JESD204C	Cyclone® 10 JESD204B	Arria® 10 JESD204B	Stratix® V JESD204B	Arria® V JESD204B	Cyclone® V JESD204B
IP 사용자 가이드	JESD204B FPGA IP F-타일 JESD204B FPGA IP	JESD204C FPGA IP F-타일 JESD204C FPGA IP	GTS JESD204B FPGA IP	GTS JESD204C FPGA IP	GTS JESD204B FPGA IP	JESD204B FPGA IP	JESD204C FPGA IP	JESD204B FPGA IP	JESD204B FPGA IP	JESD204B FPGA IP	JESD204B FPGA IP	JESD204B FPGA IP
디자인 예제 사용 설명서	JESD204B Agilex™ FPGA IP F-타일 JESD204B FPGA IP	JESD204C Agilex™ FPGA IP F-타일 JESD204C FPGA IP		GTS JESD204C FPGA IP		JESD204B Stratix® 10 FPGA IP Stratix 10® GX 16레인 RX JESD204B-ADC12DJ3200	JESD204C Stratix® 10 FPGA IP	JESD204B Cyclone® 10 GX FPGA IP	JESD204B Arria® 10 FPGA IP JESD204B FPGA IP Quartus® Prime 표준 에디션	JESD204B FPGA IP Quartus® Prime 표준 에디션	JESD204B FPGA IP Quartus® Prime 표준 에디션	JESD204B FPGA IP Quartus® Prime 표준 에디션

주제

애자일렉스™ 7

JESD204B

애자일렉스™ 7

JESD204C

애자일렉스™ 5

JESD204B

애자일렉스™ 5

JESD204C

애자일렉스™ 3

JESD204B

Stratix® 10

JESD204B

Stratix® 10

JESD204C

Cyclone® 10

JESD204B

Arria® 10

JESD204B

Stratix® V

JESD204B

Arria® V

JESD204B

Cyclone® V

JESD204B

IP 사용자 가이드

JESD204B FPGA IP

F-타일 JESD204B FPGA IP

JESD204C FPGA IP

F-타일 JESD204C FPGA IP

GTS JESD204B FPGA IP

GTS JESD204C FPGA IP

GTS JESD204B FPGA IP

JESD204B FPGA IP

JESD204C FPGA IP

JESD204B FPGA IP

JESD204B FPGA IP

JESD204B FPGA IP

JESD204B FPGA IP

JESD204B FPGA IP

디자인 예제 사용 설명서

JESD204B Agilex™ FPGA IP

F-타일 JESD204B FPGA IP

JESD204C Agilex™ FPGA IP

F-타일 JESD204C FPGA IP

GTS JESD204C FPGA IP

JESD204B Stratix® 10 FPGA IP

Stratix 10® GX 16레인 RX JESD204B-ADC12DJ3200

JESD204C Stratix® 10 FPGA IP

JESD204B Cyclone® 10 GX FPGA IP

JESD204B Arria® 10 FPGA IP

JESD204B FPGA IP Quartus® Prime 표준 에디션

JESD204B FPGA IP Quartus® Prime 표준 에디션

JESD204B FPGA IP Quartus® Prime 표준 에디션

JESD204B FPGA IP Quartus® Prime 표준 에디션

모두 보기 간단히 표시

6. 교육 과정 및 비디오

FPGA 기술 교육

추가 교육 비디오

동영상 제목	묘사
JESD204B MegaCore IP 개요	이 온라인 과정에서는 JESD204B FPGA IP 코어에 대한 광범위한 개요를 제공합니다. 이 과정에서 사용되는 모든 용어와 개념을 더 잘 이해하기 위해 먼저 JESD204B 인터페이스 사양의 관련 부분에 대해 논의한 다음 JESD204B FPGA IP 코어의 중요한 기능 중 일부를 소개합니다. 마지막으로 시스템의 데이터 흐름은 코어의 기능적 세부 사항을 설명하는 데 사용됩니다.

동영상 제목

묘사

JESD204B MegaCore IP 개요

이 온라인 과정에서는 JESD204B FPGA IP 코어에 대한 광범위한 개요를 제공합니다. 이 과정에서 사용되는 모든 용어와 개념을 더 잘 이해하기 위해 먼저 JESD204B 인터페이스 사양의 관련 부분에 대해 논의한 다음 JESD204B FPGA IP 코어의 중요한 기능 중 일부를 소개합니다. 마지막으로 시스템의 데이터 흐름은 코어의 기능적 세부 사항을 설명하는 데 사용됩니다.

모두 보기 간단히 표시

빠른 비디오 FPGA

추가 빠른 비디오

동영상 제목	묘사
Agilex™ 7 FPGA F-타일 JESD204C 데모 비디오	JESD204B/C 표준은 여러 세대의 FPGAs에서 지원되었습니다. Agilex™ 7 FPGA에서 JESD204C이 어떻게 작동하는지 이 데모를 시청하십시오.
JESD204B IP를 사용하여 ADI 9144에 대한 Arria® 10 인터페이스	Analog Devices Inc.(ADI)의 AD9144 컨버터와 Arria® 10 FPGA의 JESD204B FPGA IP 코어의 상호 운용성에 대해 알아보십시오.
Stratix® V FPGA에서 ADI AD9680을 FPGA JESD204B IP 코어와 상호 운용하는 방법	하드웨어 설정, 아날로그-디지털 변환기 구성 및 JESD204B FPGA IP 코어 구성 방법에 대한 단계별 가이드를 확인하십시오.
Stratix® V에서 ADI AD9680을 FPGA JESD204B IP와 상호 운용하는 방법	하드웨어 설정, 아날로그-디지털 변환기 구성 및 JESD204B FPGA IP 코어 구성 방법에 대한 단계별 가이드를 확인하십시오.
Stratix® V FPGA에서 TI DAC37J84를 FPGA JESD204B MegaCore와 상호 운용하는 방법	Stratix® V FPGA의 JESD204B FPGA IP 코어와 Texas Instruments의 DAC37J84 컨버터의 상호 운용성에 대해 알아보십시오.
JESD204B FPGA IP 퀵 스타트 비디오	JESD204B 표준 및 JESD204B FPGA IP 솔루션에 대해 알아보십시오. 하드웨어에서 작동하는 설계 예제를 쉽게 만드는 방법을 알아보십시오.
JESD204B FPGA IP 데모	Arria® V FPGA의 JESD204B FPGA IP 코어와 Texas Instruments의 DAC37J84 컨버터의 상호 운용성에 대해 알아보십시오.

모두 보기 간단히 표시

7. 디버그

도구

문서 제목	설명
FTA JESD204B SYNCN 신호가 주장되지 않음 문제	이 디버그 FTA 예제의 목적은 Altera JESD204B IP 코어와 관련된 문제를 해결 및 식별하고 효과적으로 해결하는 데 도움이 되는 것입니다.

모두 보기 간단히 표시

사용자 가이드

주제	애자일렉스™ 7 JESD204B	애자일렉스™ 5 JESD204C	Stratix® 10 JESD204B	Arria® 10 JESD204B	Cyclone® 10 GX JESD204B	Stratix® V JESD204B	Arria® V JESD204B	Cyclone® V JESD204B
FPGA IP 개요	JESD204B FPGA IP 개요	GTS JESD204C FPGA IP 사용자 가이드	JESD204B FPGA IP 개요	JESD204B FPGA IP 개요	JESD204B FPGA IP 개요	JESD204B FPGA IP 개요	JESD204B FPGA IP 개요	JESD204B FPGA IP 개요
IP 코어 디버그 지침	JESD204B FPGA IP 사용자 가이드 - 6장: IP 코어 JESD204B	GTS JESD204C로 디자인하기	JESD204B FPGA IP 사용자 가이드 - 6장: IP 코어 JESD204B	JESD204B FPGA IP 사용자 가이드 - 6장: IP 코어 JESD204B	JESD204B FPGA IP 사용자 가이드 - 6장: IP 코어 JESD204B	JESD204B FPGA IP 사용자 가이드 - 6장: IP 코어 JESD204B	JESD204B FPGA IP 사용자 가이드 - 6장: IP 코어 JESD204B	JESD204B FPGA IP 사용자 가이드 - 6장: IP 코어 JESD204B
트랜시버 고속 링크 튜닝 퀵 가이드				AN 871: 트랜시버 고속 링크 튜닝	AN 871: 트랜시버 고속 링크 튜닝
이더넷 링크 인스펙터			이더넷 링크 검사기 사용 설명서

모두 보기 간단히 표시

지적 재산권(IP) 코어 릴리스 정보

주제	애자일렉스™ 7 JESD204B	애자일렉스™ 7 JESD204C	애자일렉스™ 5 JESD204B	애자일렉스™ 5 JESD204C	애자일렉스™ 3 JESD204B	Stratix® 10 JESD204B	Arria® 10 JESD204B	Cyclone® 10 GX JESD204B	Stratix® V JESD204B	Arria® V JESD204B	Cyclone® V JESD204B
FPGA IP	JESD204B FPGA IP 코어		JESD204B FPGA IP 코어		JESD204B FPGA IP 코어	JESD204B FPGA IP 코어	JESD204B FPGA IP 코어	JESD204B FPGA IP 코어	JESD204B FPGA IP 코어	JESD204B FPGA IP 코어	JESD204B FPGA IP 코어
E-타일	JESD204B FPGA IP	E-타일 JESD204C FPGA IP
F-타일	JESD204B FPGA IP	JESD204C FPGA IP
증권 시세 표시기				GTS JESD204C FPGA IP

모두 보기 간단히 표시

추가 자료

, ,

주제	: Agilex™ 7	Agilex™ 5	Agilex™ 3	Stratix® 10	Cyclone® 10	Cyclone® 10 GX	Arria® 10
E-Tile 트랜시버 PHY	E-Tile 트랜시버 PHY			E-Tile 트랜시버 PHY
F-타일 아키텍처	F-타일 아키텍처와 PMA 및 FEC 다이렉트 PHY IP
L-Tile 및 H-Tile 트랜시버 PHY				L-Tile 및 H-Tile 트랜시버 PHY
병렬 인터페이스용 PHY Lite	병렬 인터페이스 FPGA IP용 PHY Lite	병렬 인터페이스 FPGA IP용 PHY Lite	병렬 인터페이스 FPGA IP용 PHY Lite	병렬 인터페이스 FPGA IP용 PHY Lite		병렬 인터페이스 FPGA IP용 PHY Lite	병렬 인터페이스 FPGA IP용 PHY Lite
PHY 트랜시버					Cyclone® 10 GX 트랜시버 PHY		Arria® 10 트랜시버 PHY

모두 보기 간단히 표시

자세한 내용을 보려면 문서, 교육 과정, 비디오, 설계 예제 및 기술 자료를 검색하십시오.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.

언어 선택

Intel.com 검색 사용

바로 가기

최근 검색

고급 검색

다음에서만 검색

JESD204B 및 JESD204C IP 코어 지원 센터

시작

1. 장치 및 IP 선택

표 1 - JESD204B FPGA IP 코어 성능

표 2 - JESD204C FPGA IP 코어 성능

2. 설계 흐름 및 IP 통합

3. 보드 설계 및 전원 관리

4. 상호 운용성 및 표준 테스트

5. IP 및 디자인 예제 사용자 가이드

표 3: 통합 JESD204B 및 JESD204C 리소스

6. 교육 과정 및 비디오

FPGA 기술 교육

빠른 비디오 FPGA

7. 디버그

도구

사용자 가이드

지적 재산권(IP) 코어 릴리스 정보

추가 자료