Quartus® Prime 디자인 소프트웨어
직관적인 고성능 설계 환경. 설계 입력 및 합성에서 최적화, 검증 및 시뮬레이션에 이르기까지 Quartus® Prime 디자인 소프트웨어는 수백만 개의 논리 요소가 있는 장치에서 향상된 기능을 제공하여 설계자에게 차세대 설계 기회를 충족할 수 있는 이상적인 플랫폼을 제공합니다.
Altera® FPGA, SoC 및 CPLD용으로 설계하는 데 필요한 모든 것을 제공
Quartus Prime 디자인 소프트웨어로 설계하는 방법을 시청하십시오.
버전 25.1의 새 기능
Agilex 장치 지원
- Agilex™ 3 FPGA C-시리즈에 대한 지원이 추가되었습니다.
- Agilex 5 FPGA™ 장치에 대한 추가 지원.
- Agilex™ 7 FPGAs F, I 및 M 시리즈에 대한 추가 장치 지원.
향상
- Nios V/g 코어의 성능 향상.
- Nios V/c 코어로 8% 면적 감소.
- Ashling RiscFree VS Code 확장 – VS Code에서 Nios® V를 사용하여 개발합니다.
- TinyML Example Design – FPGA 설계에 머신 러닝을 추가합니다.
- Linux 참조 디자인 – Linux 개발을 위한 표준 및 일반 버전입니다.
- Xen 하이퍼바이저 지원 – 가상화된 FPGA 애플리케이션을 실행합니다.
- RTOS 지원 – 이제 Zephyr 및 Bare Metal이 지원됩니다. FreeRTOS가 곧 출시될 예정입니다.
- 설치 프로그램 개선 – 병렬 설치 및 동적 구성 요소 선택을 통해 설정 시간을 줄이고 디스크 공간을 최적화하는 보다 빠르고 유연한 설정.
- 스트리밍 디버그 – STP(Signal Tap)를 통해 구성 가능한 효율적인 실시간 데이터 전송을 통한 고속 하드웨어 디버깅.
- Quartus Prime Pro 25.1 – 향상된 시뮬레이션 성능과 손쉬운 통합을 위해 기본 Altera AXI4 버스 기능 모델(BFM)을 도입하여 최소한의 변경으로 원활한 전환이 가능합니다.
- 향상된 트랜시버 프로토콜 IP 시뮬레이션 – 25.1의 이더넷 및 PCIe용 베타 모델과 최대 50% 더 빠른 시뮬레이션 및 검증을 통해 PCIe, 이더넷, Serial Lite 및 JESD와 같은 프로토콜에 대한 지원이 향상되었습니다.
기타 기능 및 개선 사항
- QPDS(Quartus Prime Design Suite)용 컨테이너화된 이미지: 더 쉬운 배포 및 클라우드 호환성을 위해 Docker Hub에서 사용할 수 있습니다.
- 정적 타이밍 분석 개선 – 보다 명확한 오류 분류, 타이밍 및 설계 도우미 결과를 분리하는 새로운 요약, 이식성 개선을 위한 상대 SDC 파일 경로 지원, 토글 속도 조정을 통한 미세 조정을 통한 미세 조정을 통한 미세 조정을 통한 더 스마트한 설계 마감.
- RAM 추론 개선 – 간단한 쿼드 포트 RAM의 자동 추론 및 바이트 활성화 구성(5, 8, 9 및 10비트)에 대한 완전한 지원을 포함한 향상된 합성 지원으로 워드 내에서 개별 바이트를 정밀하게 작성할 수 있습니다.
- 더 빠른 검색 쿼리를 위해 다양한 인터페이스 유형을 포함하도록 노드 찾기 검색 필터를 개선했습니다.
FPGA AI Suite 버전 25.1의 새로운 기능
장치 및 개발 플랫폼 지원:
- Agilex™ 3 베타 지원
- 아치 구성 파일에서 Agilex™ 5를 대상 장치로 사용하여 FPGA AI Suite에서 추론 IP를 생성합니다.
- Agilex™ 5 FPGA E-시리즈 065B 모듈식 개발 키트에 대한 설계 지원 예제.
- ARM을 호스트로 사용하는 SOC 예제 설계.
- 호스트 없는 JTAG 연결 예제 디자인.
- 지원은 Quartus Prime Pro 릴리스 2년으로 제한됩니다.
FPGA AI Suite 기능 및 개선 사항
- AI 추론 IP와 통합된 새로운 레이아웃 변환 – 접기 및 런타임 구성 가능성을 지원합니다.
- 성능 예측기는 사용 가능한 외부 메모리 대역폭에 대한 사용자 입력을 받습니다.
- 이전에는 성능 예측기가 사용자가 조정할 수 없는 메모리 대역폭을 가정했습니다.
- 메모리 대역폭이 제한될 수 있는 Agilex 5/3과 같은 소형 장치용으로 설계하는 사용자에게 유용합니다.
- FPGA AI Suite 25.1이 OpenVINO 2024.6으로 이동합니다.
AI 모델, 도구 및 브랜딩 업데이트
- YoloV7 모델 지원.
- 이미지 또는 비디오 내에서 높은 정확도와 속도로 개체를 식별하고 찾습니다. 산업 품질 관리, 감시, 로봇 공학 등에 사용됩니다.
- Altera 리브랜딩.
- RPM 및 DEB 패키지는 이제 "altera-fpga-ai-suite-<version>"입니다.
- AI Suite는 이제 '/opt/intel' 대신 '/opt/altera'에 설치됩니다.
버전 25.1의 FPGA IP에 대한 새로운 기능
Agilex™ 3 IP 소개
- 고전압, 고속 인터페이스로 유연한 I/O 지원 - MIPI D-PHY, 1.25Gbps LVDS.
- 강력한 데이터 전송 기능 - 12.5Gbps 트랜시버, PCIe 3.0 및 10GE + 1GE 저지연 MAC 하드 IP.
- sSGDMA IP를 사용하여 CPU 오버헤드 없이 인접하지 않은 메모리 위치 간의 데이터 전송을 관리합니다.
- SerialLite IV를 사용하여 다양한 애플리케이션을 위한 고속, 저지연 데이터 전송.
- TSE-1588 지원을 통해 네트워크 장치 간 정확한 타이밍 동기화.
- 최대 2133Mbps의 LPDDR4로 비용 효율적인 메모리 지원.
- HPS EMIF를 사용하여 ARM Cortex 프로세서와 원활하게 통합됩니다.
- 12.5Gbps JESD204B 사용하는 여러 데이터 컨버터를 위한 강력한 동기화 기능.
- 트랜시버 툴킷을 사용한 트랜시버 링크의 포괄적인 디버깅 및 테스트.
- 비디오 및 비전 처리(VVP) IP 제품군을 사용한 고해상도 이미지 및 비디오 처리.
Agilex™ 5 IP 업데이트
- LTPI 소개: DC-SCM 2.0용 차세대 프로토콜로, 원활한 저속 신호 터널링을 위해 더 높은 대역폭과 확장성을 제공합니다.
- 동적 재구성 - PMA-D를 사용하여 여러 구성의 실시간 조정.
- RP와 EP를 모두 지원하는 PCIe 3.0/4.0 x2/x4용 다중 채널 직접 메모리 액세스(MCDMA).
- 이더넷 TSN @ 10M/100M/1/2.5 G + SGMI를 통한 결정적인 저지연 통신.
- Interlaken @ 12.5Gbps, Agilex 5 D 시리즈에 도입된 직렬 레인당 Gbps.
- UTK 지원으로 최대 17.16Gbps를 JESD204B.
- Dual-Simplex 모드에 포함된 JESD204C 프로토콜입니다.
Quartus® Prime 디자인 소프트웨어에 대한 자주 묻는 질문
Quartus® Prime 소프트웨어를 사용하면 Altera® FPGA, SoC 및 CPLD 설계를 현실로 빠르게 전환할 수 있습니다. 설계 입력 및 합성에서 최적화, 검증 및 시뮬레이션에 이르기까지 모든 단계를 지원하는 데 필요한 도구와 기능을 제공합니다. 자세한 내용은 Quartus Prime 소프트웨어 브로슈어를 확인하십시오.
Quartus® Prime Pro Edition 소프트웨어 및 Standard Edition 소프트웨어에는 유료 라이선스가 필요하지만 Lite Edition은 라이선스가 필요 없습니다. 고정 노드 구독은 Pro Edition 및 Standard Edition과 Questa*-Altera® FPGA Edition에 대한 액세스를 지원하며 1년 유지 관리도 가능합니다. 라이선스를 받으려면 FPGA 라이선스 지원 센터.
라이선스를 구매할 준비가 되었거나 Agilex™, Stratix® 10, Arria® 10 및 Cyclone® 10 LP 장치 제품군 지원과 같은 고급 FPGA 및 SoC 기능이 필요한 경우 먼저 FPGA 라이선스 지원 센터.
Quartus® Prime Lite Edition 에디션 소프트웨어의 무료 버전을 시작하거나 라이선스 버전을 다운로드하려면 Quartus Prime 소프트웨어 다운로드로 이동하십시오.