Quartus® Prime 디자인 소프트웨어
직관적인 고성능 설계 환경. 설계 입력 및 합성에서 최적화, 검증 및 시뮬레이션에 이르기까지 Quartus® Prime 디자인 소프트웨어는 수백만 개의 논리 요소가 있는 장치에서 향상된 기능을 제공하여 설계자에게 차세대 설계 기회를 충족할 수 있는 이상적인 플랫폼을 제공합니다.
설계 파티션 플래너
설계 파티션은 설계의 인스턴스에 할당할 수 있는 논리적, 명명된 계층적 경계입니다. 설계 파티션을 정의하면 개별 블록에 대한 컴파일 결과를 최적화하고 잠글 수 있습니다.
Design Space Explorer II
Design Space Explorer II 도구를 사용하면 리소스, 성능 또는 전력 최적화 목표에 대한 최적의 프로젝트 설정을 찾을 수 있습니다.
신호 탭 로직 분석기
신호 탭 로직 분석기는 FPGA 디자인에서 실시간 신호 동작을 캡처하고 표시하므로 추가 I/O 핀이나 외부 실험실 장비 없이도 정상적인 장치 작동 중에 내부 신호의 동작을 조사하고 디버깅할 수 있습니다.
Questa*-인텔® FPGA Edition 소프트웨어
Questa*-인텔® FPGA 및 Questa*-인텔® FPGA Starter 소프트웨어 에디션은 Altera® FPGAs 장치를 대상으로 하는 Siemens EDA Questa* Core 소프트웨어 버전입니다.
인텔® Advanced Link Analyzer 도구
Intel® Advanced Link Analyzer는 고속 직렬 링크 성능을 빠르고 쉽게 평가할 수 있는 최첨단 jitter/noise eye 링크 분석 도구입니다.
인텔® HLS 컴파일러
인텔® HLS Compiler는 시간 제한이 없는 C++를 입력으로 받아 Altera® FPGA에 최적화된 프로덕션 품질 레지스터 전송 레벨(RTL) 코드를 생성하는 상위 수준 합성(HLS) 도구입니다.
DSP Builder for Altera® FPGAs
DSP Builder는 MathWorks Simulink 환경에서 Altera® FPGA로 직접 DSP 알고리즘의 하드웨어 설명 언어 생성을 지원하는 디지털 신호 처리 설계 도구입니다.
Altera® FPGA용 Nios® 소프트 프로세서
Nios® 소프트 프로세서는 Altera® FPGA용으로 특별히 설계되었습니다. 이 소프트 프로세서 시리즈는 디지털 신호 처리부터 시스템 제어에 이르는 광범위한 임베디드 컴퓨팅 애플리케이션에 적합합니다.
Altera® SoC FPGA Embedded Development Suite(EDS)
Altera® SoC FPGA EDS는 Altera® SoC FPGA에서 임베디드 소프트웨어 개발을 위한 포괄적인 도구 모음입니다. 개발 도구, 유틸리티 프로그램, 런타임 소프트웨어 및 애플리케이션 예제로 구성됩니다.