보드 개발자 센터

보드 설계 솔루션 센터는 FPGAs용 보드 설계와 관련된 리소스를 제공합니다. 목표는 FPGAs 및 기타 요소를 통합하는 성공적인 고속 PCB를 구현하도록 돕는 것입니다.

이 애플리케이션 노트는 인텔 프로그래밍 가능 장치에 제공되는 좀 더 복잡한 패키지 옵션에 대한 권장 PCB 설계 지침을 제공합니다. 또한 설계자는 특정 장치 제품군에 대해 문서화된 보드 설계 지침을 참조해야 합니다.

각 FPGA 제품군에는 고유한 핀 연결 지침이 있습니다. 이 지침은 인텔의 권장 사항일 뿐입니다. 시뮬레이션 결과를 설계에 적용하고 적절한 장치 기능을 검증하는 것은 설계자의 책임입니다.

인텔에서는 회로도를 검토하고 인텔 지침을 준수하는 데 도움이 되는 FPGA 계통도 검토 워크시트를 제공합니다. 이러한 워크시트는 각 장치 핀 연결 지침과 회로도를 완성할 때 고려해야 하는 보드 수준 핀 연결에 적용되는 기타 참조된 인텔 문서를 기반으로 합니다.

초기 전력 예측기 및 Quartus® Prime 소프트웨어 전력 분석기를 포함한 인텔의 전력 분석 도구는 설계 구현을 통해 초기 설계 개념에서 전력 소비를 예측할 수 있는 기능을 제공합니다. 설계 특성에 대한 세부 정보를 제공하면 전력 분석기 기술을 통해 추정 정확도가 향상됩니다.

PDN 설계 도구는 최적의 비용 및 성능 절충을 위해 적절한 수의 디커플링 커패시터를 결정할 수 있는 빠르고 정확한 대화형 방법을 제공합니다.

인텔은 온칩 디버깅 도구 포트폴리오를 제공합니다. 온칩 디버깅 도구를 사용하면 설계의 내부 노드를 실시간으로 캡처할 수 있으므로 외부 장비를 사용하지 않고도 설계를 신속하게 검증할 수 있습니다.

인텔은 IEEE 표준 1149.1, IEEE 표준 1149.6 및 IEEE 표준 1532 사양에 대한 BSDL(Boundary-Scan Description Language) 파일을 제공합니다. BSDL 파일은 디바이스가 BST(경계 스캔 테스트) 및 ISP(시스템 내 프로그래밍 가능성)를 실행할 수 있는 구문을 제공합니다.

인텔® 제품, 참고 자료 및 리소스를 빠르게 이해하고 사용할 수 있는 출발점입니다.

소프트웨어 다운로드, 소프트웨어 업데이트 및 추가 장치 지원을 위한 몇 가지 옵션이 있습니다. 선택하는 옵션은 다운로드 속도, 디자인 요구 사항 및 설치 방법에 따라 다릅니다.

FPGA 기술 교육은 경쟁 우위를 강화하는 데 도움이 되는 교육을 제공합니다. 강사 주도 / 가상 교실 과정 중 하나의 상호 작용 또는 온라인 과정의 유연성과 편리함을 활용하십시오.

전력 트리는 주 전원 공급 장치를 다양한 부하를 구동하는 데 필요한 전압 및 전류로 변환하는 전력 변환기 트리를 통과하는 주 전원 공급 장치 흐름을 보여줍니다. 모든 FPGA 설계에는 고유한 전력 트리가 필요한 고유한 전력 소비 요구 사항이 있습니다.

이 백서에서는 인텔® 장치와 관련된 다양한 레일을 식별하고 전력 요구 사항을 분석하며 적절한 전압 조정기 모듈을 선택하는 방법에 대해 설명합니다. 이 백서에서는 실용적인 디자인 예제도 살펴봅니다.

오늘날의 많은 FPGAs 및 SoC에는 특정 순서로 켜야 하고 적절한 장치 작동을 보장하기 위해 런타임 중에 모니터링해야 하는 여러 전원 레일이 있습니다. 자세한 내용은 AN 761 보드 관리 컨트롤러 애플리케이션 노트를 참조하십시오.

인텔은 하이브리드 메모리 큐브(HMC) 및 대역폭 엔진과 같은 직렬 메모리 기술뿐만 아니라 메인스트림 SDRAM 및 SRAM 메모리 프로토콜 호스트를 위한 솔루션을 제공합니다. 인텔의 메모리 인터페이스 솔루션에는 고성능 메모리 컨트롤러 옵션, 메모리 PHY 옵션 및 멀티 포트 프런트 엔드 옵션이 포함됩니다.

Cadence Capture CIS 및 Allegro Design Entry HDL(Allegro DE-HDL)용 PCB 풋프린트 라이브러리 및 기호를 살펴보십시오.

Mentor Graphics PCB 설계 도구용 PCB 풋프린트 라이브러리를 확인하십시오.

이 웹 사이트에는 FPGA 핀 아웃 설명을 나열하는 다운로드 가능한 파일이 포함되어 있습니다. 각 장치에는 Portable Document Format 파일(.pdf), 텍스트 파일(.txt) 및 Microsoft* Excel 파일(.xls)의 최대 세 가지 파일 유형이 있습니다.

이 웹 사이트에서는 각 장치에 권장되는 핀 연결을 제공합니다. 참고: 적절한 장치 기능을 확인하려면 시뮬레이션 결과를 설계에 적용해야 합니다.

이 웹 사이트에는 전력 분석 및 추정에 대한 정보가 포함되어 있습니다. 전력 분석 및 초기 전력 예측기를 통해 초기 설계 개념부터 설계 구현까지 전력 소비를 예측할 수 있습니다.

이 웹 사이트에는 배전 네트워크(PDN) 설계에 대한 정보가 포함되어 있습니다. 각 전원 공급 장치에 대해 벌크 및 세라믹 디커플링 커패시터 네트워크를 선택해야 합니다. SPICE 시뮬레이션을 사용하여 회로를 시뮬레이션할 수 있지만, PDN 설계 도구는 최적의 비용 및 성능 절충을 위해 적절한 수의 디커플링 커패시터를 결정할 수 있는 빠르고 정확한 대화형 방법을 제공합니다.

이 웹 사이트에서는 열 관리에 대한 정보를 제공합니다. 열 관리는 중요한 설계 고려 사항입니다. 인텔® 장치 패키지는 열 저항을 최소화하고 전력 손실을 극대화하도록 설계되었습니다. 일부 응용 분야는 더 많은 전력을 소비하며 방열판을 포함한 외부 열 솔루션이 필요합니다.

이 페이지에는 모든 장치 제품군의 열 저항 및 패키지 세부 정보에 대한 링크가 포함되어 있습니다.

이 웹사이트는 회로도를 검토하고 설계 지침을 준수하는 데 도움이 되는 회로도 검토 워크시트를 제공합니다.

이 웹 사이트에는 전송선 효과, 임피던스 불일치, 신호 감쇠, 혼선 및 동시 스위칭 출력에 대한 정보가 포함되어 있습니다.

이 웹사이트에는 FPGAs용 SPICE 키트에 대한 정보가 포함되어 있습니다. FPGAs용 SPICE 키트는 프로세스, 전압 및 온도(PVT) 전반에 걸쳐 다양한 I/O 기능을 지원하는 모델을 제공합니다.

이 웹 사이트에는 IBIS 모델에 대한 정보가 포함되어 있습니다. IBIS 모델을 사용하면 집적 회로 장치 설계의 독점적 특성을 보존하는 장치 모델을 개발하는 동시에 신호 무결성 및 전자기 호환성(EMC) 분석을 위한 정보가 풍부한 모델을 제공할 수 있습니다.

이 문서는 고속 시스템과 관련된 PCB 레이아웃 및 설계에 대한 지침입니다.

이 애플리케이션 노트는 고속 트랜시버 기반 장치를 사용하려는 PCB 설계자를 위한 것으로, 다음과 같은 두 가지 주요 설계 주제를 다룹니다.

• 유전체 재료 선택
• 유전 상수(Er)의 국부적 변화로 인해 차동 쌍으로 도입된 추가 스큐는 유전체 재료의 유리 섬유 직조 패턴으로 인해 발생합니다.

또한 유리 섬유 직조 효과를 보완하기 위해 사용할 수 있는 다양한 전략에 대해 논의하고, 기존 지식을 확장하고, 추가 정보를 위한 다양한 기술 문서를 나열합니다.

이 웹 사이트에서는 보드 기울이기 매개변수 도구를 다운로드할 수 있습니다. 보드 스큐 매개변수 도구 결과는 시뮬레이션된 인쇄 회로 기판 트레이스 지연, 장치 패키지 지연(해당되는 경우) 및 외부 메모리 인터페이스 매개변수 핸드북의 공식을 기반으로 합니다. 이 도구는 제공된 입력을 받아 기울이기 파라미터를 계산합니다.

이 문서는 FPGA 사용하여 보드 레이아웃 검토를 완료하는 방법을 안내합니다. 기술 콘텐츠는 Power Planes 및 Stack Up, Critical Signals, Component Mounting, Connectors와 같은 중점 영역으로 나뉩니다.

Cadence* Allegro PCB 도구용 PCB 공간 라이브러리.

Mentor 그래픽* Expedition Tool Footprint(물리적 패키지 정보) 라이브러리.

PCB 지원을 지원하고 FPGA 설계를 디버깅하는 데 도움이 되는 모든 도구, 예제, 문서 및 교육에 대해 알아보려면 여기에서 시작하십시오.

이 웹 사이트에서 사용할 수 있는 IEEE 1149.1 BSDL 파일은 사전 및 사후 구성 BST에 사용됩니다.

EMIF 툴킷을 사용하면 교정 문제를 진단 및 디버깅하고 외부 메모리 인터페이스에 대한 마진 보고서를 생성할 수 있습니다.

트랜시버 툴킷은 FPGA 및 보드 설계자가 시스템에서 트랜시버 링크 신호 무결성을 실시간으로 검증하고 보드 지원 시간을 개선하는 데 도움이 됩니다. 보드 설계를 검증하기 위해 목표 데이터 속도로 여러 링크를 동시에 실행하면서 비트 오류율(BER)을 테스트합니다.

시스템 콘솔은 설계가 FPGA 최고 속도로 실행되는 동안 설계자가 설계를 빠르고 효율적으로 디버깅할 수 있도록 지원하는 유연한 시스템 수준 디버깅 도구입니다. 시스템 콘솔은 디자이너가 자신의 플랫폼 디자이너(이전 Qsys)에 읽기 및 쓰기 시스템 수준 트랜잭션을 전송하여 문제를 격리하고 식별하도록 지원합니다. 또한 시스템 클럭을 빠르고 쉽게 확인하고 재설정 상태를 모니터링할 수 있는 방법을 제공하므로 이는 특히 보드를 지원할 때 유용합니다.

신호 무결성 도구 및 모델과 전력 분석 및 추정에 대해 알아보십시오.

주문 코드, 패키지 약어, 리드프레임 재료, 리드 마감(도금), JEDEC* 개요 참조, 납 동일 평면성, 중량, 수분 민감도 수준 및 기타 특수 정보를 포함한 패키지 정보. 열 저항 정보에는 장치 핀 수, 패키지 이름 및 저항 값이 포함됩니다.

외부 메모리 인터페이스(EMIF) 핸드북에는 외부 메모리 인터페이스 설계, 지적 재산권(IP) 구현 및 매개변수화, 시뮬레이션, 디버그 등에 관한 정보와 문서가 포함되어 있습니다.

이 문제 해결사를 사용하여 실패한 FPGA 구성 시도의 가능한 원인을 식별할 수 있습니다. 이 문제 해결사가 가능한 모든 사례를 다루지는 않지만 구성 중에 발생하는 대부분의 문제를 식별합니다.

FPGA 문서, 사용 방법 비디오, 커뮤니티 포럼, 온라인 교육 과정 및 고객이 다양한 FPGA 디자인 예제를 이용할 수 있는 디자인 스토어의 포괄적인 컬렉션입니다. 몇 시간 분량의 엔지니어-엔지니어 비디오는 일반적인 설계 문제를 해결하는 시각적 연습을 제공합니다.

이 제조 우위 서비스(MAS) 과정에서는 고객의 제조 우수성을 지원하기 위해 인텔 제조 권장 사항을 공유합니다.

J-Lead, QFP, BGA, FBGA 및 뚜껑이 없는 FBGA 장치 취급 지침 (AN71)

이 애플리케이션 노트는 J-Lead, QFP(Quad Flat Pack) 및 BGA(Ball-Grid Array, FineLine BGA[FBGA] 및 뚜껑이 없는 FBGA 패키징 포함) 장치를 취급하여 보관, 배송 및 운송 중에 이러한 장치의 품질을 보존하고 더 쉬운 납땜을 보장하기 위한 지침을 제공합니다.

FPGA TCFCBGA 장치의 열 관리 및 기계적 처리 (AN657)

이 애플리케이션 노트는 Arria®V FPGA 장치용 열 복합 플립 칩 볼 그리드 어레이(TCFCBGA)의 열 관리 및 기계적 처리에 대한 지침을 제공합니다.

뚜껑이 없는 플립 칩 볼 그리드 어레이의 열 관리 및 기계적 처리 (AN659)

이 애플리케이션 노트는 FPGA 장치용 뚜껑이 없는 플립 칩 볼 그리드 어레이(FCBGA)의 열 관리 및 기계적 취급에 대한 지침을 제공합니다.

WLCSP(웨이퍼 레벨 칩 스케일 패키지)Altera 취급 지침 (AN752)

WLCSP(Wafer Level Chip Scale Package) 구성 요소를 취급할 때는 적절한 주의를 기울여야 합니다.

SMT 보드 조립 공정 권장 사항 (AN353)

기존 납땜과 무연 납땜의 차이점을 설명합니다. 인텔® 납 불포함 장치의 리플로 납땜에 대한 지침과 권장 사항을 제공합니다.

신뢰할 수 있는 무연 및 RoHS 준수 부품 제조의 과제 (백서)

이 백서에서는 무연 및 RoHS 준수 제품에 대한 신뢰성 및 유용성 요구 사항을 충족하는 데 사용할 수 있는 몇 가지 수정, 필수 및 Altera® 패키징 솔루션을 다룹니다.