합성 및 넷리스트 뷰어 리소스 센터
인텔® 쿼터스® 프라임 및 쿼터스® II 소프트웨어에는 다른 타사 합성 도구와의 고급 통합 합성 및 인터페이스가 포함되어 있습니다. 또한 이 소프트웨어는 디자인의 구조를 분석하고 소프트웨어가 디자인을 해석하는 방법을 확인하는 데 사용할 수있는 회로도 넷리스트 뷰어를 제공합니다.
합성 기능에 대한 간략한 개요는 합성 제품 페이지를 참조하십시오.
합성 또는 넷리스트 시청자와 관련된 알려진 문제 및 기술 지원 솔루션을 검색하려면 인텔® FPGA의 지식 데이터베이스를사용합니다. 인텔® FPGA 포럼을 방문하여 다른 인텔® FPGA 사용자와 기술 문제를 연결하고 논의할 수도 있습니다.
추가 기술 지원을 위해 mySupport를 사용하여 서비스 요청을 생성, 보기 및 업데이트합니다.
합성 리소스
표 1은 타사 합성 도구와 인텔 쿼터스 프라임 통합 합성 및 인터페이스에 사용 가능한 문서에 대한 링크를 제공합니다.
표 1. 합성 문서
타이틀 |
묘사 |
---|---|
이 핸드북 장은 인텔 쿼터스 프라임 소프트웨어의 설계 흐름 및 언어 지원을 문서화합니다. 인텔 쿼터스 프라임 합성 옵션, 속성 및 기타 기능을 사용하여 합성 결과를 개선하고 제어하는 방법을 설명합니다. 또한 노드 명명 규칙과 합성을 통해 노드를 보존하는 방법에 대해서도 설명합니다. |
|
이 핸드북 장은 인텔 쿼터스 프라임 소프트웨어의 Synplicity Synplify 및 Synplify Pro 소프트웨어뿐만 아니라 인텔® FPGA 장치에서 좋은 결과를 달성하기위한 주요 설계 방법론 및 기술에 대한 지원을 문서화합니다. |
|
이 핸드북 장은 인텔 쿼터스 프라임 소프트웨어의 멘토 그래픽 정밀 RTL 합성 소프트웨어뿐만 아니라 인텔® FPGA 장치에서 좋은 결과를 달성하기위한 주요 설계 방법론 및 기술에 대한 지원을 문서화합니다. |
표 2는 석영 II 통합 합성 및 타사 합성 도구와의 인터페이스에서 사용 가능한 교육 및 데모에 대한 링크를 제공합니다.
표 2. 종합 훈련 및 데모
타이틀 |
묘사 |
---|---|
편집물 |
프로젝트에서 설정을 만들고, 컴파일을 시작하고, 결과를 보는 방법을 볼 수 있습니다. 이것은 2.5 분 데모입니다. |
석영 II 소프트웨어 사용: 소개 |
당신은 기본 석영 II 디자인 환경에 익숙해질 것입니다. 당신은 기본 FPGA 디자인 흐름의 단계와 흐름에서 석영 II 소프트웨어를 사용하는 방법에 대해 배울 수 있습니다. 쿼터스 II 소프트웨어 사용자 인터페이스에서 새 프로젝트를 만드는 위치, 핀 할당을 만드는 방법, 쿼터스 II 소프트웨어 컴파일 출력 정보를 찾을 수 있는 위치 등 기본 기능을 찾습니다. 이것은 1.5 시간 온라인 코스입니다. |
쿼터스 II 소프트웨어 인터랙티브 튜토리얼 |
이 대화형 자습서에서는 모범 사례 설계 흐름, 프로젝트 관리 및 설계 도구, 테스트된 설계로 장치 프로그래밍을 포함한 쿼터스 II 설계 소프트웨어의 기본 구성 요소를 가르칩니다. 각 튜토리얼 모듈에는 먼저 디자인 기능에 대한 이해를 달성한 다음 배운 것을 테스트하기 위해 Show Me, Guide Me 및 Test Me 구성 요소가 있습니다. 언제든지 콘텐츠 테이블을 사용하여 자습서의 모든 모듈로 이동하여 자신의 속도로 기능을 탐색할 수 있습니다. 이것은 4 시간 온라인 대화 형 튜토리얼 코스입니다. |
쿼터스 II 소프트웨어 디자인 시리즈: 파운데이션 쿼터스 II 소프트웨어 디자인 시리즈: 파운데이션 |
새 프로젝트를 만들고, 새 또는 기존 디자인 파일을 입력하고, 프로그래머를 사용하여 장치를 컴파일하고 구성하여 시스템 내에서 작동하는 디자인을 볼 수 있습니다. 또한 기본 내부 및 I/O 타이밍 제약 조건을 입력하고 TimeQuest 타이밍 분석기를 사용하여 이러한 타이밍 제약 조건에 대한 설계를 분석합니다. 또한 핀 할당을 계획하고 관리하는 방법을 배우고 합성 및 시뮬레이션에 사용되는 일반적인 EDA 도구를 사용하여 소프트웨어 인터페이스를 발견할 것입니다. 이 코스는 1일 강사 가 이끄는 코스 또는 8시간 온라인 코스입니다. |
넷리스트 뷰어 리소스
표 3에서는 쿼터스 II 넷리스트 뷰어에서 사용 가능한 문서에 대한 링크를 제공합니다.
표 3. 넷리스트 뷰어 문서
자원 |
묘사 |
---|---|
이 핸드북 장에서는 뷰어의 사용자 인터페이스와 기능에 대해 설명하고 예제를 제공합니다. RTL 뷰어, 상태 컴퓨터 뷰어 및 기술 맵 뷰어는 디버깅, 최적화 또는 제약 조건 입력 프로세스 중에 초기 및 완전히 매핑된 합성 결과를 볼 수 있는 강력한 방법을 제공합니다. |
표 4는 쿼터스 II 넷리스트 시청자의 사용 가능한 교육 및 데모에 대한 링크를 제공합니다.
표 4. 넷리스트 시청자 교육 및 데모
자원 |
묘사 |
---|---|
RTL 및 기술 맵 뷰어를 탐색하는 방법과 시청자를 사용하여 디자인 문제를 디버깅하는 방법을 확인할 수 있습니다. 이것은 5 분 데모입니다. |
|
석영 II 증분 컴파일을 사용하여 설계 최적화 |
설계 주기를 단축하고 설계 성능 및 활용도를 향상시킬 수 있는 쿼터스 II 소프트웨어의 고급 기능을 학습할 수 있습니다. 이것은 1 일 강사 주도 코스입니다. |
이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.