직렬 디지털 인터페이스 II IP 지원 센터
이 페이지는 직렬 디지털 인터페이스 II 시스템 설계 흐름에 맞는 카테고리로 구성되어 있습니다.
Agilex™ 7 및 Agilex™ 5, Stratix® 10 SoC, Arria® 10 SoC, Cyclone® 10 GX SoC, Cyclone® 10 LP SoC, Arria® V SoC Cyclone® V SoC 장치용 직렬 디지털 인터페이스 II IP 코어를 계획, 선택, 설계, 구현 및 검증하는 방법에 대한 정보를 찾을 수 있습니다. 또한 시스템을 가동하고 직렬 디지털 인터페이스 II IP 설계를 디버깅하는 방법에 대한 지침도 있습니다.
Agilex™ 7 FPGA 인터페이스 프로토콜 설계 및 Agilex™ 5 FPGA 인터페이스 프로토콜 설계에 대한 추가 지원을 받아 주요 중요 리소스 및 문서를 표시하는 표준 개발 흐름에 대한 단계별 안내 여정을 확인하십시오.
다른 장치의 경우 장치 및 제품 지원 컬렉션을 검색하십시오.
1. 장치 및 IP 선택
SDI II FPGA IP는 어떤 기능을 지원합니까?
어떤 FPGA 장치 제품군을 사용해야 합니까?
SDI II FPGA IP 코어 FPGA 리소스 사용률이란 무엇입니까?
2. 설계 흐름 및 IP 통합
문서조사
- IP 코어 사용자 가이드
- SDI II FPGA IP 사용자 가이드
- Agilex™ 7 장치
- F-Tile SDI II FPGA IP 디자인 예제 사용 설명서
- Agilex™ 5 장치
- Stratix® 10 기기
- SDI II Stratix® 10 FPGA IP 디자인 예제 사용 설명서
- Arria® 10 기기
- SDI II Arria® 10 FPGA IP 디자인 예제 사용 설명서
- Cyclone® 10 GX 장치
- SDI II Cyclone® 10 GX FPGA IP 디자인 Example 사용 설명서
- FPGA IP 릴리스 노트
- 직렬 디지털 인터페이스(SDI) II FPGA IP 릴리스 정보
SDI II FPGA IP 코어는 어떻게 생성합니까?
SDI II FPGA IP 설계 예는 어떻게 생성합니까?
아래 링크는 Quartus® Prime 소프트웨어에서 SDI II FPGA IP 설계 예제를 생성하는 단계별 지침을 제공합니다.
- Agilex™ 7 장치
- Agilex™ 5 장치
- Stratix® 10 기기
- Arria® 10 기기
- Cyclone® 10 GX 장치
디자인을 컴파일하고 테스트하려면 어떻게 해야 합니까?
Agilex™, Stratix® 10, Arria® 10 및 Cyclone® 10 GX 장치의 경우 SDI II FPGA IP 설계를 컴파일하고 테스트하는 단계는 다음 SDI II FPGA IP 설계 예제 사용 설명서의 "설계 컴파일 및 테스트" 섹션에서 확인할 수 있습니다.
- Agilex™ 7 장치
- Agilex™ 5 장치
- Stratix® 10 기기
- Arria® 10 기기
- Cyclone® 10 GX 장치
SDI II FPGA IP 기능 시뮬레이션은 어떻게 수행합니까?
Agilex™ F-tile, Stratix®, Arria® 10 및 Cyclone® 10 GX 장치의 경우 SDI II FPGA IP 기능 시뮬레이션을 생성하는 단계는 다음과 같습니다.
- Agilex™ 7 장치
- Agilex™ 5 장치
- Stratix® 10 기기
- Arria® 10 기기
- Cyclone® 10 GX 장치
3. 보드 설계 및 전원 관리
핀 연결 가이드라인
- Agilex™ 7 장치
- Agilex™ 7 장치 제품군 핀 연결 지침
- Agilex™ 5 장치
- Stratix® 10 기기
- Stratix® 10 장치 제품군 핀 연결 지침
- Arria® 10 기기
- Arria® 10 GX, GT 및 SX 장치 제품군 핀 연결 지침
- Cyclone® 10 GX 장치
- Cyclone® 10 GX 장치 제품군 핀 연결 지침
도해 검토
- Agilex™ 7 장치
- Agilex™ 7 장치 회로도 검토 워크시트
- Agilex™ 5 장치
- Stratix® 10 기기
- Stratix® 10 GX, MX 및 SX 회로도 검토 워크시트
- Stratix® 10 GX FPGA 개발 키트 사용 설명서
- Stratix® 10 SX SoC 개발 키트 사용 설명서
- Arria® 10 기기
- Arria® 10 GX, GT 및 SX 회로도 검토 워크시트
- Arria® 10 FPGA 개발 키트 사용자
- Arria® 10 SoC 개발 키트 사용자 가이드
- Cyclone® GX 10 장치
- Cyclone® 10 GX 회로도 검토 워크시트
- Cyclone® 10 GX FPGA 개발 키트 사용 설명서
전원 관리
- Agilex™ 7 전원 관리 사용자 가이드
- AN 910: Agilex™ 7 배전 네트워크 설계 지침
- Agilex™ 5 전원 관리 사용자 가이드
- AN 692: 전력 시퀀싱 고려 사항 Agilex™ 7 Stratix® 10 Arria® 10 및 Cyclone® 10 GX 및 장치
- Stratix® 10 FPGAs용 조기 전력 추정기 사용자 가이드
- Stratix® 10 전원 관리 사용 설명서
- Arria® 10 FPGAs용 조기 전력 추정기 사용자 가이드
- AN 711: Arria® 10 장치의 전력 감소 기능
- Cyclone® 10 GX FPGAs용 조기 전력 추정기 사용자 가이드
- 조기 전력 예측기(EPE) 및 전력 분석기
- AN 750: FPGA PDN 도구를 사용하여 전력 공급 네트워크 설계 최적화
- 장치별 PDN(Power Deliver Network) 도구 2.0 사용 설명서
- AN 721: FPGA 전원 트리 만들기
- Quartus® Prime Pro Edition 사용 설명서: 전력 분석 및 최적화
- FPGA 전력 및 열 계산기 사용 설명서
열 전원 관리
- Agilex™ 7 장치
- Agilex™ 5 장치
- Stratix® 10 기기
- AN 787: 초기 전력 예측기를 사용한 Stratix® 10 열 모델링 및 관리
- AN 943: FPGA 전력 및 열 계산기를 사용한 Stratix® 10 FPGAs 대한 열 모델링
전력 시퀀싱
- Agilex™ 7, Stratix® 10, Arria® 10 및 Cyclone® 10 GX 장치
- AN 692: Agilex™ 7, Stratix® 10, Arria® 10 및 Cyclone® 10 GX 장치에 대한 전원 시퀀싱 고려 사항
개발 키트
4. 디자인 예
- Arria® 10 장치
- Cyclone® 10 GX 장치
5. 디버그
자주 묻는 질문
아직도 디자인 예제를 찾고 계십니까?
더 궁금한 점이 있으십니까?
이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.