신호 무결성 및 전력 무결성 – 지원 센터
신호 무결성 및 전력 무결성 지원 센터는 고속 설계에서 신호 무결성과 전력 무결성을 보장하는 방법에 대한 정보를 제공합니다.
아래 페이지에서 인텔 Stratix® 10, 인텔 Arria® 10, 인텔 Cyclone® 10개 장치에 대한 지원 리소스를 확인하십시오. 기타 장치의 경우 FPGA 문서 인덱스, 교육 과정, 비디오, 설계 예 및 지식 자료와 같은 링크에서 검색하십시오.
보드 설계 - 외부 메모리 인터페이스 지침
보드 설계 - 트랜시버 가이드라인
- ® 인텔 Agilex 7 장치 제품군 고속 직렬 인터페이스 신호 무결성 설계 지침
- AN 528: 고속 채널 라우팅에 대한 PCB 유전체 재료 선택 및 섬유 직조 효과
- AN 529: 고속 채널 설계를 위한 최적화 기술을 통해
- AN 530: 고속 채널 설계를 위한 표면 마운트 패드로 인한 임피던스 단종 최적화
- AN 596: 10Gbps 커넥터에 대한 모델링 및 설계 고려 사항
- AN 651: 10Gbps 이상의 고밀도 직렬 채널 설계를 위한 PCB 브레이크아웃 라우팅
- AN 672: 고 Gbps 데이터 전송을 위한 트랜시버 링크 설계 지침
- AN 678: Stratix® V 트랜시버에서 신호 컨디셔닝 회로를 사용한 고속 링크 튜닝
- AN 684: 100Gbps 설계 지침 - CFP2 인터페이스
- AN 689: SFF-8431 프로토콜을 사용한 고속 채널 설계
- AN 766: Stratix 10개 장치, 고속 신호 인터페이스 레이아웃 설계 지침
- 멀티 기가비트 채널 설계용 구리 표면 거칠기 모델링
교육 비디오
제목 |
형식 |
설명 |
---|---|---|
온라인 |
인텔 FPGA 트랜시버를 사용하여 고속 PCB를 설계할 때 정확한 신호 무결성 시뮬레이션 및 분석의 필요성에 대해 알아보십시오. |
추가 비디오
제목 |
설명 |
---|---|
고급 링크 분석기에서 인텔 Arria 10 트랜시버 IBIS-AMI 모델을 사용하여 신호 무결성 시뮬레이션을 수행하는 방법을 알아보십시오. 또한 이 비디오는 아이 다이어그램 보고를 다룹니다. |
이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.