인텔® Stratix® 10 FPGA 및 SoC FPGA
인텔® Stratix® 10 FPGA 및 SoC FPGA는 성능, 전력 효율성, 밀도 및 시스템 통합 면에서 혁신적인 장점을 제공합니다. 혁신적인 인텔® Hyperflex™ FPGA 아키텍처에 기반하여 인텔의 특허 받은 임베디드 멀티다이 인터커넥트 브리지(EMIB) 기술, 첨단 인터페이스 버스(AIB) 및 증가하는 칩렛 포트폴리오를 결합하여 구축된 인텔® Stratix® 10 장치는 이전 세대의 고성능 FPGA에 비해 최대 2배 향상된 성능을 제공합니다.1
참조: FPGA 디자인 소프트웨어, 디자인 스토어, 다운로드, 커뮤니티, 지원
인텔® Stratix® 10 FPGA 및 SoC FPGA
인텔® Stratix® 10 GX FPGA
처리량이 높은 시스템의 고성능 요건을 충족하도록 설계되었습니다.
인텔® Stratix® 10 SX SoC FPGA
64비트 쿼드 코어 ARM* Cortex-A53 프로세서를 갖춘 하드 프로세서 시스템이 특징입니다.
인텔® Stratix® 10 TX FPGA
H 및 E 트랜시버 타일을 결합하여 업계에서 가장 진보한 트랜시버 기능을 제공합니다.
인텔® Stratix® 10 MX FPGA
고성능 컴퓨팅(HPC)용 필수 다기능 가속기.
인텔® Stratix® 10 DX FPGA
향후 일부 인텔® 제온® 스케일러블 프로세서에 직접적으로 연결하기 위해 인텔® Ultra Path Interconnect를 지원합니다.
인텔® Stratix® 10 NX FPGA
처리량이 높은 시스템의 고성능 요건을 충족하도록 설계되었습니다.
인텔® Stratix® 10 AX FPGA
고성능 데이터 컨버터를 통합하여 직접 RF 기능을 제공합니다.
인텔® Stratix® 10 FPGA 기능 및 이점
인텔® Stratix® 10 FPGA 장치는 유선 및 무선 통신, 컴퓨팅, 스토리지, 군, 방송, 의료, 테스트 및 측정 엔드 마켓의 차세대 고성능 시스템의 설계 문제를 해결합니다.
최대 2배에 이르는 코어 성능1
획기적인 인텔® Hyperflex™ FPGA 아키텍처는 최대 2배에 이르는 코어 성능을 제공합니다. 1 인텔® Stratix® 10 제품군을 사용하면 최대 8.6TFLOPS의 단정도 부동 소수점 DSP 성능과 최대 20개의 100GbE 인터페이스로 높은 수준의 성능을 추출할 수 있습니다.
이전 세대 대비 최대 7배의 트랜시버 대역폭 FPGA1
최대 57.8Gbps PAM-4 및 28.9Gbps NRZ의 데이터 전송 속도를 제공하는 단일 장치에 최대 144개의 트랜시버가 있는 획기적인 대역폭 배리어. 최대 287.5Gbps의 DDR4 메모리 대역폭. 최대 512Gbps의 HBM2 메모리 대역폭. PCI 익스프레스 하드 및 소프트 IP는 레인당 16GT/s로 최대 4.0 x16을 지원합니다. 11.2GT/s에서 최대 20개 레인을 포함한 인텔® Ultra Path Interconnect(인텔® UPI) 하드 IP는 향후 특정 인텔® 제온® 스케일러블 프로세서에 대해 일관된 직접 연결을 제공합니다.
패키지로 제공되는 최대 16GB HBM2 메모리
280만 LE의 가장 큰 모놀리식 FPGA 장치와 트랜시버 및 HBM2와 같은 기타 고급 구성 요소를 포함한 이기종 3D SiP 솔루션을 통해 보다 향상된 시스템 통합을 달성합니다. 다른 시스템 지원에는 표준 외부 메모리와 인텔® Optane™ 메모리 제품이 포함됩니다. 인텔® Stratix® 10 SoC FPGA는 최대 1.35GHz의 64비트 쿼드 코어 ARM* Cortex-A53과 함께 제공되며, 30Gbps로 FPGA 패브릭에 직접 연결되는 고대역폭 인터페이스 및 강화된 주변 장치를 갖추고 있습니다.
고 산출량 AI 애플리케이션의 경우 최대 143 INT8 TOPS 또는 286 INT4 TOPS2
인텔® Stratix® 10 NX FPGA는 AI 텐서 블록이라는 새로운 유형의 AI 최적화 블록을 내장하고 있습니다. AI 텐서 블록은 AI 계산에 사용되는 일반적인 매트릭스-매트릭스 또는 벡터-매트릭스 곱셈 연산을 위해 미세 조정되며 소형 및 대형 매트릭스 크기 모두에서 효율적으로 작동하도록 설계된 기능을 제공합니다. 단일 AI 텐서 블록은 143 INT8 TOPS 또는 286 INT4 TOPS를 달성합니다.2
인텔® Hyperflex™ FPGA 아키텍처
차세대 시스템이 제시하는 문제를 해결하기 위해 인텔® Stratix® 10 FPGA 및 SoC FPGA는 이전 세대의 하이엔드 FPGA에 비해 2배 향상된 클럭 주파수 성능과 최대 70% 더 낮은 전력을 제공하는 새로운 인텔® Hyperflex™ FPGA 아키텍처를 갖추고 있습니다.1
이기종 3D 통합
인텔® Stratix® 10 FPGA 및 SoC는 이기종 3D 시스템-인-패키지(SiP) 기술을 활용하여 단일 패키지에 모놀리식 FPGA 코어 패브릭을 3D SiP 트랜시버 타일 및 기타 고급 구성 요소와 통합합니다.
트랜시버
인텔® Stratix® 10 FPGA 및 SoC FPGA는 혁신적인 이기종 3D 시스템-인-패키지(SiP) 트랜시버를 도입하여 트랜시버 기술의 새로운 시대를 열었습니다.
외부 메모리 인터페이스
인텔® Stratix® 10 장치는 직렬, 병렬 인터페이스 및 선택된 인텔® Optane™ DC 영구 메모리를 포함한 메모리 인터페이스 지원 기능을 제공합니다.
AI 텐서 블록
인텔® Stratix® 10 NX FPGA는 AI 텐서 블록이라는 새로운 유형의 AI 최적화 블록을 내장하고 있습니다. AI 텐서 블록은 AI 계산에 사용되는 일반적인 매트릭스-매트릭스 또는 벡터-매트릭스 곱셈 연산을 위해 미세 조정되며 소형 및 대형 매트릭스 크기 모두에서 효율적으로 작동하도록 설계된 기능을 제공합니다. 단일 AI 텐서 블록은 표준 인텔® Stratix® 10 FPGA DSP 블록보다 최대 15배 더 많은 INT8 2처리량을 달성합니다.
DSP
인텔® Stratix® 10 장치를 갖춘 디지털 신호 처리(DSP) 설계 장치는 IEEE 754 단일 정밀 부동 소수점 연산 작업에 대해 초당 최대 8.6테라 부동 소수점 연산을 달성할 수 있습니다.
CPU, ASIC, ASSP 상호 연결
인텔® Stratix® 10 DX 장치는 UPI와 PCIe 4.0 인터페이스를 모두 지원하는 하드 및 소프트 지적 재산 블록을 통해 데이터 센터, 네트워킹, 클라우드 컴퓨팅, 테스트 및 측정 시장 등에서 사용되는 애플리케이션을 가속화합니다.
하드 프로세서 시스템
인텔의 SoC 분야 리더십을 기반으로 구현된 인텔® Stratix® 10 SoC에는 차세대 하드 프로세서 시스템(HPS)이 포함되어 있어 업계 최고의 성능과 최상의 전력 효율성을 제공합니다.
인텔® Stratix® 10 SX SoC FPGA 장점
높은 수준의 시스템 통합 성능 달성
인텔® Stratix® 10 SoC FPGA는 ARM* 에코시스템에서 USR을 강화합니다. ARM의 차세대 64비트 아키텍처(ARMv8)는 하드웨어 가상화 기능, 시스템 관리 및 모니터링 기능과 더불어 가속 사전 처리 기능을 지원합니다. ARM* Cortex-A53* 프로세서는 Linux*, Wind River의 VxWorks*, Micrium의 uC/OS-II* 및 uC/OS-III* 등을 비롯한 널리 사용되는 운영 체제를 위한 32비트 실행 모드 및 보드 지원 패키지를 지원합니다.
최적화된 FPGA 및 SoC FPGA 디자인 소프트웨어로 높은 디자이너 생산성 달성
수백만 개의 논리소자(LE) FPGA 설계에 최적화된 새로운 엔진으로 설계 반복 횟수를 크게 줄였습니다. 인텔® Stratix® 10 SoC FPGA 가상 플랫폼은 OpenCL™용 Intel® FPGA SDK를 사용하여 조기 소프트웨어 개발 및 검증과 C 기반 설계 입력을 가능하게 하여 SoC FPGA에서 구현하기 쉬운 설계 환경을 제공합니다. ARM* Development Studio 5*(DS-5*) 인텔 SoC FPGA 에디션 툴킷을 특징으로 하는 인텔 SoC FPGA EDS(Embedded Development Suite)를 사용하여 이기종 디버그, 프로파일링 및 전체 칩 시각화 가능
인텔® Stratix® 10 SoC FPGA 블록 다이어그램
HPS: 쿼드코어 ARM* Cortex*-A53 하드 프로세서 시스템
SDM: 보안 장치 관리자
EMIB: 임베디드 멀티다이 상호 연결 브리지
기능 |
설명 |
|---|---|
프로세서 |
최대 1.5GHz의 쿼드 코어 ARM* Cortex*-A53 MPCore* 프로세서 클러스터 |
보조 프로세서 |
벡터 부동 소수점 유닛(VFPU) 단일 및 이중 정밀, 각 프로세서를 위한 ARM* Neon* 미디어 처리 엔진 |
레벨 1 캐시 |
패리티가 있는 32KB L1 명령 캐시, 오류 수정 코드(ECC)가 있는 32KB L1 데이터 캐시 |
레벨 2 캐시 |
ECC 탑재 1MB KB 공유 L2 캐시 |
온칩 메모리 |
256KB 온 칩 RAM |
시스템 메모리 관리 장치 |
시스템 메모리 관리 장치는 통합 메모리 모델을 지원하고 하드웨어 가상화 기능을 FPGA 패브릭에서 실행되는 주변기기로 확장함 |
캐시 일관성 장치 |
단방향(I/O) 일관성을 제공하여 CCU 마스터 장치가 ARM* Cortex*–A53 MPCore* CPU의 일관성 메모리를 볼 수 있도록 허용 |
직접 메모리 액세스(DMA) 컨트롤러 |
8채널 직접 메모리 액세스(DMA) |
이더넷 미디어 액세스 컨트롤러(EMAC) |
통합형 DMA 탑재 10/100/1000 EMAC 3개 |
USB OTG(On-The-Go) 컨트롤러 |
통합형 DMA 탑재 USB OTG 2개 |
UART 컨트롤러 |
호환되는 UART 16550 2개 |
직렬 주변 인터페이스(SPI) 컨트롤러 |
SPI 4개 |
I2C 컨트롤러 |
I2C 5개 |
SD/SDIO/MMC 컨트롤러 |
DMA 및 CE-ATA를 지원하는 eMMC 4.5 1개 |
NAND 플래시 컨트롤러 |
ONFI 1.0 또는 이후 버전 1개의 8 및 16비트 지원 |
범용 I/O(GPIO) |
최대 48 소프트웨어 프로그래밍 가능 GPIO |
| 타이머 | 범용 타이머 4개, 워치독 타이머 4개 |
| 시스템 관리자 | 시스템 레벨 기능 및 기타 HPS 모듈을 제어하기 위해 메모리 매핑 제어 및 상태 레지스터와 로직 포함 |
| 재설정 관리자 | HPS 및 FPGA 패브릭의 소스로부터의 재설정 요청과 모듈 재설정 컨트롤 레지스터에 대한 소프트웨어 쓰기를 기반으로 신호 재설정 |
| 클럭 관리자 | 소프트웨어 프로그래밍 가능 클럭 제어 기능을 제공하여 HPS에서 생성된 모든 클럭 구성 |
응용 프로그램
ASIC 프로토타이핑
모놀리식 FPGA 패브릭으로 설계 파티셔닝 복잡성을 줄여 생산성 향상.
사이버 보안
라인 전송 속도에서 지원되는 모든 프로토콜을 모니터링할 수 있도록 허용하는 900MHz 이상의 fMAX.
데이터 센터 가속
전산 산출량에서 획기적인 성능을 지원하는 인텔® Hyperflex™ FPGA 아키텍처, 구성 가능 DSP 엔진 및 AI 텐서 블록과 함께 인텔® 제온® 스케일러블 프로세서 및 PCIe Gen4 x16를 향후 선택하기 위한 직접적인 일관성 연결용 UPI.
유선
400G 이더넷을 지원하는 인텔® Hyperflex™ FPGA 아키텍처로 700MHz 이상의 fMAX.
인텔® Stratix® 10 장치 데모 비디오
인텔® Stratix® 10 DX FPGA 소개
고대역폭 및 진화하는 데이터 센터 요구 사항을 위한 인텔® Stratix® 10 DX FPGA 소개 이 제품은 인텔® Ultra Path Interconnect(인텔® UPI), PCIe* 4.0 x16 및 일부 인텔® Optane™ DC 영구 메모리 DIMM을 지원하는 최초의 FPGA입니다.
인텔® Stratix® 10 DX 기능 데모
인텔® Ultra Path Interconnect(인텔® UPI), PCIe 4.0 x16 및 인텔® Optane™ DC 영구 메모리 DIMM은 인텔® Stratix® 10 DX FPGA의 3가지 주요 신기능입니다. 이에 대한 자세한 정보는 연구실의 인텔 엔지니어에 문의하십시오.
58G PAM-4 트랜시버
먹스폰더 및 트랜스폰더 시스템, 광 스위치 및 5G 네트워크와 같이 대규모 I/O 처리량이 필요한 애플리케이션은 인텔® Stratix® 10 TX FPGA에서 제공하는 58G PAM-4 트랜시버 I/O의 성능이 필요합니다.
PCIe 3.0 DMA에서 DDR4 SDRA로
PCIe 및 메모리 컨트롤러 하드 IP 블록을 포함하고 있는 인텔® Stratix® 10 장치는 Avalon® 메모리 매핑 및 직접 메모리 액세스 기능과 결합하여 고성능 참조 설계를 생성합니다.
추가 리소스
개발 보드, 지적 재산, 지원 등과 같은 Altera® FPGA 장치와 관련된 내용을 더 확인하십시오.
지원 리소스
교육, 문서, 다운로드, 도구 및 지원 옵션을 위한 리소스 센터입니다.
개발 보드
당사의 FPGA를 시작하고 Altera의 검증된 하드웨어 및 설계를 통해 시장 진출 시간을 단축하십시오.
지적 재산권
Altera의 검증된 IP 코어 및 참조 설계의 광범위한 포트폴리오를 통해 설계 주기를 단축하십시오.
FPGA 디자인 소프트웨어
하드웨어 및 소프트웨어 설계를 신속하게 완성하는 데 도움이 되는 Quartus Prime 소프트웨어와 생산성 향상 도구 세트를 살펴보십시오.
영업팀 문의
Altera® FPGA 제품 설계 및 가속 요구 사항에 대해서는 영업팀에 문의하십시오.
구입처
지금 Altera® 공인 대리점에 문의하십시오.
제품 및 성능 정보
Comparison based on Stratix® V vs. Intel® Stratix® 10 using Intel® Quartus® Prime Pro 16.1 Early Beta. Stratix® V Designs were optimized using 3 step optimization process of Hyper-Retiming, Hyper-Pipelining, and Hyper-Optimization in order to utilize Intel® Stratix® 10 architecture enhancements of distributed registers in core fabric. Designs were analyzed using Intel® Quartus® Prime Pro Fast Forward Compile performance exploration tool. For more details, refer to Intel® Hyperflex™ FPGA Architecture Overview White Paper: https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/wp/wp-01220-hyperflex-architecture-fpga-socs.pdf. Actual performance users will achieve varies based on level of design optimization applied. Tests measure performance of components on a particular test, in specific systems. Differences in hardware, software, or configuration will affect actual performance. Consult other sources of information to evaluate performance as you consider your purchase. For more complete information about performance and benchmark results, visit www.intel.co.kr/benchmarks.
인텔 내부 추정치에 근거합니다.
특정 시스템의 특정 테스트에서 구성 요소의 성능을 측정한 테스트입니다. 하드웨어, 소프트웨어 또는 구성의 차이가 실제 성능에 영향을 줄 수 있습니다. 구매를 고려하고 있는 경우 다른 정보 소스도 참조하여 성능을 평가하십시오. 성능 및 벤치마크 결과에 대한 더 자세한 내용은 www.intel.com/benchmarks를 참조하세요.
인텔® 기술은 지원되는 하드웨어, 소프트웨어 또는 서비스 활성화를 요구할 수 있습니다.
어떤 제품 또는 구성 요소도 절대적으로 안전할 수는 없습니다.
추정 또는 시뮬레이션된 결과입니다. 비용과 결과는 다를 수 있습니다.
© 인텔사. 인텔, 인텔 로고 및 기타 인텔 마크는 인텔사 또는 그 자회사의 상표입니다. 기타 명칭 및 브랜드는 해당 소유업체의 자산입니다.