인텔® FPGA 설계 예

인텔® 설계 예는 일반적인 설계 문제에 대한 효율적인 솔루션을 제공합니다. 이러한 설계는 고유한 시스템으로 개발의 출발점으로 사용할 수 있으며 필터, 산술 기능, 오류 감지/수정, 변조/강등, 비디오 및 이미지 처리와 같은 다양한 기능을 사용하여 사용할 수 있습니다.

설계 예는 인텔® FPGAs 및 RocketBoards.org 디자인 스토어에서도 확인할 수 있습니다.

필터링 적용

9/16/2024

Altera® FPGA SDK for OpenCL 디자인 예제 | Altera

FPGA용 개발 가이드, 교육, 소프트웨어 다운로드 및 소프트웨어 키트의 Altera 콘텐츠 모음을 검색합니다.

9/7/2023

비디오 다운스케일링 디자인 예

OpenCL™ 비디오 다운스케일링 디자인 예.

9/7/2023

OpenCL™ 벡터 추가 설계 예

OpenCL™ 벡터 추가 설계 예.

9/7/2023

Sobel 필터 설계 예

OpenCL™ 소벨 필터 설계 예.

9/7/2023

광 흐름 설계 예

광 흐름 설계 예.

9/7/2023

OPRA FAST Parser 설계 예

OpenCL™ OPRA FAST 파서 설계 예.

9/7/2023

다기능 프린터 오류 확산

다기능 프린터 오류 확산.

9/7/2023

OpenCL Mandelbrot 프랙탈 알고리즘 | 인텔

OpenCL Mandelbrot Fractal 알고리즘 예는 만델브로트 프랙탈 알고리즘을 구현하는 커널과 결과를 화면에 표시하는 호스트 응용 프로그램을 제공합니다.

9/7/2023

OpenCL용 JPEG 디코더™

OpenCL용 JPEG 디코더™

9/7/2023

Hello World Design Example

OpenCL™ hello world 디자인 예.

9/7/2023

Gzip 압축 OpenCL™ 설계 예

Gzip 압축 OpenCL™ 설계 예.

9/7/2023

OpenCL™ 빠른 Fourier Transform FFT(1D)

OpenCL™ 빠른 Fourier Transform FFT(1D)

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.