PCI Express* IP 지원 센터

1. 장치 선택

FPGA 장치 제품군

FPGAs에 대한 PCIe 지원을 이해하려면 장치 지원 FPGA PCIe*용 IP 페이지에서 강화된 PCI Express IP 블록 수와 장치 구성 및 기능 지원 페이지를 참조하십시오.

표에 있는 장치를 비교하고 PCIe 시스템 구현에 적합한 장치를 선택할 수 있습니다.

• 장치 지원 및 강화된 PCIe IP 블록 개수 표
• 장치 구성 및 기능 지원 표

2. 사용자 가이드 및 참조 디자인

PCIe IP 솔루션은 트랜잭션 및 데이터 링크 계층을 포함하는 Altera® 기술을 선도하는 PCIe 강화 프로토콜 스택을 포함합니다. 및 PMA(Physical Medium Attachment) 및 PCS(Physical Coding Sublayer)를 모두 포함하는 강화된 물리적 계층을 포함한다. Altera® PCIe IP에는 직접 메모리 액세스(DMA) 엔진 및 단일 루트 I/O 가상화(SR-IOV)와 같은 선택적 블록도 포함됩니다. 자세한 내용은 다음 사용 설명서를 참조하십시오.

IP 사용자 가이드

Agilex™ 7 장치

F-타일 IP 사용 설명서

• PCI Express용 FPGA F-타일 Avalon® 스트리밍 IP 사용 설명서
• PCI Express*용 AXI 스트리밍 FPGA IP
• PCI Express*용 확장 가능 스위치 FPGA IP 사용 설명서

R-타일 IP 사용자 가이드

• PCI Express용 FPGA R-타일 Avalon® 스트리밍 IP 사용 설명서
• PCI Express*용 AXI 스트리밍 FPGA IP
• PCI Express*용 확장 가능 스위치 FPGA IP 사용 설명서

P-Tile IP 사용 설명서

• PCI Express용 FPGA P-Tile Avalon 스트리밍 IP 사용 설명서
  
• PCI Express용 FPGA P-Tile Avalon 메모리 매핑(Avalon-MM) IP 사용 설명서
  
• PCI Express IP 가이드 용 다중 채널 DMA 사용자 가이드
• PCI Express*용 AXI 스트리밍 FPGA IP
• PCI Express*용 확장 가능 스위치 FPGA IP 사용 설명서

Agilex™ 5 장치

• PCI Express*용 GTS AXI 스트리밍 FPGA IP 설계 사례 사용 설명서
• 확장 가능한 스캐터-개더 DMA FPGA IP 설계 사례 사용자 가이드

Stratix® 10 기기

P-타일 사용자 가이드

• PCI Express용 FPGA P-Tile Avalon-ST 하드 IP 사용 설명서
• PCI Express용 FPGA P-Tile Avalon 메모리 매핑 IP 사용 설명서
• PCI Express IP 가이드 용 다중 채널 DMA 사용자 가이드
• PCI Express*용 확장 가능 스위치 FPGA IP 사용 설명서

H-타일/L-타일 사용 설명서

• PCI Express IP 가이드 용 다중 채널 DMA 사용자 가이드
  
• PCI Express 솔루션용 Avalon 메모리 매핑(Avalon-MM) Stratix® 10 하드 IP+ 사용 설명서
• PCI Express용 Stratix® 10 H-타일/L-타일 Avalon 메모리 매핑(AvalonMM) 하드 IP 사용 설명서
• PCI Express 솔루션용 Stratix® 10 Avalon 스트리밍(Avalon-ST) 및 단일 루트 I/O 가상화(SR-IOV) 인터페이스 사용 설명서
• Stratix® 10 프로토콜을 통한 구성(CvP) 구현 사용자 가이드

Arria® 10 및 Cyclone® 10 장치

• PCI Express용 Arria® 10 및 Cyclone® 10 GX Avalon 메모리 매핑(Avalon-MM) 인터페이스 사용 설명서
  
• PCI Express 솔루션용 Arria® 10 또는 Cyclone® 10 GX Avalon 메모리 매핑(Avalon-MM) DMA 인터페이스 사용 설명서
• PCI Express용 Arria® 10 및 Cyclone® 10 GX Avalon-ST 인터페이스 사용 설명서
• SR-IOV PCIe 솔루션 포함 Arria® 10 Avalon 스트리밍(Avalon-ST) 인터페이스 사용 설명서
• Quartus® Prime Pro Edition 사용 설명서 부분 재구성
• PCI Express를 통한 Arria® 10 CvP 초기화 및 부분 재구성 사용 설명서

디자인 예제 사용 설명서

Agilex™ 7 장치

F-타일 디자인 예제 사용 설명서

• PCI Express 설계 사례용 FPGA F-타일 Avalon 스트리밍(Avalon-ST) IP 사용 설명서

R-타일 디자인 예제 사용자 가이드

• PCI Express 설계 예제용 FPGA R-타일 Avalon 스트리밍(Avalon-ST) IP 사용 설명서
  

P-타일 디자인 예제 사용 설명서

• PCI Express 설계 예제용 FPGA P-Tile Avalon 스트리밍(Avalon-ST) IP 사용 설명서
  
• PCI Express 설계 사례용 FPGA P-Tile Avalon 메모리 매핑(Avalon-MM) IP
• PCI Express IP용 다중 채널 DMA 설계 사례 사용자 가이드

Agilex™ 5 장치

• PCI Express*용 GTS AXI 스트리밍 FPGA IP 설계 사례 사용 설명서
• 확장 가능한 스캐터-개더 DMA FPGA IP 설계 사례 사용자 가이드

Stratix® 10 기기

P-타일 디자인 예제 사용 설명서

• PCI Express 설계 예제용 FPGA P-Tile Avalon 스트리밍(Avalon-ST) IP 사용 설명서
  
• PCI Express 설계 사례용 FPGA P-Tile Avalon 메모리 매핑(Avalon-MM) IP
• PCI Express IP용 다중 채널 DMA 설계 사례 사용자 가이드

L/H-타일 디자인 예제 사용 설명서

• PCI Express IP용 다중 채널 DMA 설계 사례 사용자 가이드
  
• PCIe용 Stratix® 10 Avalon 스트리밍(Avalon-ST) IP 설계 예제 사용 설명서
• PCIe용 Stratix® 10 Avalon -MM 하드 IP 설계 Example 사용 설명서

Arria® 10 및 Cyclone® 10 장치

• PCIe용 Arria® 10 및 Cyclone® 10 Avalon-ST 하드 IP 설계 예제 사용 설명서
• PCIe용 Arria® 10 및 Cyclone® 10 Avalon-MM 인터페이스 설계 예제 사용 설명서

IP 릴리스 정보

Agilex™ 7 장치

• PCI Express IP 코어용 P-Tile IP 릴리스 정보
  
• PCIe*용 F-타일 Avalon® 스트리밍 FPGA IP 릴리스 노트
• PCI Express* IP 코어용 R-타일 FPGA IP 릴리스 노트
• PCI Express IP용 다중 채널 DMA 릴리스 노트

Agilex™ 5 장치

• PCI Express*용 GTS AXI 스트리밍 FPGA IP 릴리스 노트
• 확장 가능한 스캐터-개더 DMA FPGA IP 릴리스 정보

Stratix® 10 기기

• PCI Express IP 코어용 L/H-Tile 하드 IP 릴리스 노트
  
• PCI Express IP 코어용 P-Tile IP 릴리스 정보
• PCI Express IP용 다중 채널 DMA 릴리스 노트

Arria® 10 및 Cyclone® 10 장치

• PCI Express IP 코어용 Arria® 10 및 Cyclone® 10 하드 IP 릴리스 노트
  

트랜시버 네이티브 PHY IP 코어를 사용하는 PCI Express(PIPE)용 PHY 인터페이스

또한 트랜시버 네이티브 PHY IP 코어를 사용하여 PCIe의 물리적 계층만 구현하고 FPGA 패브릭에서 소프트 로직으로 구현된 나머지 프로토콜 계층과 함께 연결할 수 있습니다. 이 소프트 로직은 자체 설계일 수도 있고 타사 IP일 수도 있습니다.

트랜시버 네이티브 PHY IP 코어에 대한 자세한 내용은 다음 사용 설명서의 PIPE 장을 참조하십시오.

Stratix® 10 기기

• L-Tile/H-Tile 트랜시버 PHY 사용 설명서
  

Arria® 10 기기

• 트랜시버 PHY 사용 설명서
  

Cyclone® 10 기기

• GX 트랜시버 PHY 사용 설명서
  

참조 디자인

Agilex™ 7 장치

• PCI Express*용 F-타일 Avalon® 스트리밍 FPGA IP 사용 설명서

Stratix® 10 기기

• 내부 메모리 레퍼런스 디자인이 적용된 Gen3x16 Avalon-MM DMA(AN 881)
  
• 외부 메모리(DDR4) 레퍼런스 디자인이 탑재된 Gen3x16 Avalon-MM DMA(AN 881)
• HBM2 참조 디자인이 포함된 Gen3x16 Avalon-MM DMA(AN 881)
• 시뮬레이션에 Avery BFM을 사용하는 Gen3x16(AN 811)
• 내부 메모리가 있는 Gen3x8 Avalon-MM DMA(Wiki)
• 외부 DDR3/DDR4 메모리가 있는 Gen3x8 Avalon -MM DMA(AN 829)
• 레거시 Quartus® 버전용 Gen3x8 Avalon-MM DMA(AN 690)
• PCI Express 참조 디자인을 통한 Gen3x8 부분 재구성(AN 819)

Arria® 10 기기

• 외부 DDR3 메모리 탑재 Gen3x8 Avalon-MM DMA(AN 708)
  
• 내부 메모리가 있는 Gen3x8 Avalon-MM DMA 레퍼런스 디자인(AN 690)
• Avalon-MM DMA Design Part1 실행 방법(비디오)
• Avalon-MM DMA Design Part2 실행 방법(비디오)
• SoC 하드웨어 부분 재구성
• 정적 업데이트 부분 재구성 튜토리얼 - Arria® 10 GX 장치 전용(AN 817)
• PCIe를 통한 계층적 부분 재구성(AN 813)
• 계층적 부분 재구성 튜토리얼 - Arria® 10 GX 장치 전용(AN 806)
• 설계 부분 재구성 - Arria® 10 GX 장치 전용(AN 797)
• PCIe를 통한 부분 재구성(AN 784)
• MSI 탑재 최대 Gen2x8 PCIe 루트 포트

Cyclone® 10 기기

• Gen2x4 DMA 레퍼런스 디자인 - Cyclone® 10 GX 장치(AN 855)
  

레거시 장치

• 레거시 장치용 DMA 참조 디자인(AN 456)

개발 키트

Stratix® V GX FPGA 개발 키트

• 직접 메모리 액세스(DMA) 및 DDR3 메모리 인터페이스가 있는 PCIe AVMM
• AN708: 외부 메모리를 사용하는 PCI Express DMA 참조 디자인

Arria® V GT FPGA 개발 키트

• DMA 및 온칩 메모리 인터페이스가 있는 PCIe AVMM
• Gen2x4 AVMM DMA - Arria® V

Arria® V GX 시작 키트

• DMA 및 온칩 메모리 인터페이스가 있는 PCIe AVMM

Cyclone® V GT FPGA 개발 키트

• DMA 및 온칩 메모리 인터페이스가 있는 PCIe AVMM
• Gen2x4 AVMM DMA - Cyclone® V
• DMA 및 온칩 메모리 인터페이스가 있는 PCIe AVMM(Linux 드라이버)
• Gen2x4 AVMM DMA - Arria® V
• Gen2x4 AVMM DMA - Cyclone® V

온칩 메모리 인터페이스 참조 설계를 갖춘 PCIe
Stratix® V GX FPGA 개발 키트

• PCIe AVST 및 온칩 메모리 인터페이스
• AN456: PCI Express 고성능 레퍼런스 디자인

Arria® V GT FPGA 개발 키트

• PCIe AVST 및 온칩 메모리 인터페이스

Cyclone® V GT FPGA 개발 키트

• PCIe AVST 및 온칩 메모리 인터페이스

Stratix® IV GX FPGA 개발 키트

• PCIe AVST 및 온칩 메모리 인터페이스

Cyclone® IV GX FPGA 개발 키트

• PCIe AVST 및 온칩 메모리 인터페이스

Arria® II GX FPGA 개발 키트

• PCIe AVST 및 온칩 메모리 인터페이스

기타 PCIe 참고 자료 항목 및 도구

• Altera FPGA 장치에서 PCI Express용 MSI-X 구현

Stratix® V GX FPGA 개발 키트

• 강화된 PCIe IP용 트랜시버 툴킷(Gen1x8)
• 강화된 PCIe IP용 트랜시버 툴킷(Gen2x8)
• 강화된 PCIe IP용 트랜시버 툴킷(Gen3x8)

추가 자료

• Agilex™ 7 SoC HPS 원격 시스템 업데이트
• 부분 재구성을 보여주는 Arria® 10 SoC 하드웨어 참조 디자인
• Arria® 10 SoC 개발 키트 원격 시스템 디버그

3. IP 통합

선택한 IP 코어 사용 설명서의 시작 섹션 및 하드 IP의 물리적 레이아웃 섹션을 참조하십시오. 자세한 내용은 다음 문서를 참조할 수도 있습니다.

Agilex™ 7 장치

• E-Tile 트랜시버 PHY 사용 설명서

Stratix® 10 기기

• Stratix® L 및 H-Tile 송수신 장치 PHY 사용 설명서의 Stratix® 10 FPGA 송수신 장치 섹션에서 PCI Express(PIPE)를 구현하는 방법
  
• AN 778: Stratix® 10 트랜시버 사용 애플리케이션 노트

Arria® 10 기기

• Arria® 10 FPGA 송수신 장치 PHY 사용 설명서의 Arria® 10 FPGA 송수신 장치 섹션에서 PCI Express(PIPE)를 구현하는 방법
  

Cyclone® 10 기기

• Cyclone® 10 GX FPGA 송수신 장치 PHY 사용 설명서의 Cyclone® 10 GX FPGA 송수신 장치 섹션에서 PCI Express(PIPE)를 구현하는 방법
  

4. 교육 과정 및 비디오

교육 과정

• PCIe 교육 과정

5. 디버그

지적 재산권(IP) 코어 릴리스 정보

Agilex™ 7 장치

• PCI Express IP 코어용 P-Tile IP 릴리스 정보
  
• PCI Express IP용 다중 채널 DMA 릴리스 노트

Stratix® 10 기기

• PCI Express IP용 Stratix® 10 다중 채널 DMA 릴리스 노트
  
• PCI Express IP 코어용 L/H-Tile 하드 IP 릴리스 노트
• PCI Express IP 코어용 P-Tile IP 릴리스 정보

Arria® 10 및 Cyclone® 10 장치

• PCI Express IP 코어용 Arria® 10 및 Cyclone® 10 하드 IP 릴리스 노트
  

결함 트리 분석 가이드

• Arria® 10 장치 PCI Express 솔루션에 대한 오류 트리 분석 가이드

지식 기반 솔루션

• 지식 기반 검색(Agilex™ 장치)
• 기술 자료 검색(Stratix® 10개 장치)
  
• 기술 자료 검색(Arria® 10개 장치)
• 기술 자료 검색(Cyclone® 10개 장치)

FPGA 리소스 배치 지침

• AN 778: Stratix® 10 트랜시버 사용 애플리케이션 노트

6. 추가 자료

Stratix® 10 장치로 마이그레이션

• Avalon-MM 및 Avalon-MM DMA 인터페이스를 위해 Arria® 10 장치에서 Stratix® 10 장치로 마이그레이션 AN 790
  
• Avalon 스트리밍 인터페이스 AN 791을 위해 Stratix® 10 장치로 마이그레이션

PCIe-SIG 통합기 목록

• PCIe 표준용 FPGA 제품
• PCIe 표준용 프로그래밍 불가 제품

자세한 내용을 보려면 문서, 교육 과정, 비디오, 설계 예제 및 기술 자료를 검색하십시오.