디자인 엔트리 및 계획 리소스 센터

설계 엔트리 및 계획 지원 센터에서는 설계 품질을 향상시킬 수 있는 HDL 코딩 스타일뿐만 아니라 FPGA 설계 구조를 계획할 수 있는 리소스를 제공합니다.

소개

인텔® FPGA에서는 설계 계획 및 구조화에 대한 지침과 설계 결과의 품질에 큰 영향을 미칠 수 있는 HDL 코딩 스타일 및 설계의 메타안정성 관리에 대한 세부 정보를 제공합니다.

또한 인텔® Quartus® Prime 디자인 소프트웨어를 참조하여 설계 입력 및 계획에 대한 간략한 개요를 확인할 수 있습니다.

표 1. 설명서

프로 에디션	스탠다드 에디션	설명
인텔® Quartus® Prime Pro Edition 사용 설명서: 플랫폼 디자이너	인텔® Quartus® Prime Standard Edition 사용 설명서: 플랫폼 디자이너	인텔® Quartus® Prime 소프트웨어에는 플랫폼 디자이너 시스템 통합 도구가 포함되어 있습니다. 플랫폼 디자이너는 사용자 지정 IP 구성 요소(IP 코어)를 정의하고 FPGA 설계에 통합하는 작업을 간소화합니다.
플랫폼 디자이너 인터커넥트	플랫폼 디자이너 인터커넥트	플랫폼 디자이너 상호 연결은 다양한 인터페이스를 통해 IP 구성 요소를 다른 IP 구성 요소에 연결할 수 있는 고대역폭 구조입니다.
인텔® Quartus® Prime 소프트웨어로 메타안정성 관리	인텔® Quartus® Prime 소프트웨어로 메타안정성 관리	인텔® Quartus® Prime 소프트웨어를 사용하여 비동기 신호의 동기화로 인한 메타안정성으로 인한 평균 무고장 시간(MTBF)을 분석하고, 설계를 최적화하여 메타안정성 MTBF를 개선할 수 있습니다.
권장되는 HDL 코딩 스타일	권장되는 HDL 코딩 스타일	이 장에서는 인텔 FPGA 장치를 대상으로 할 때 최적의 합성 결과를 보장하기 위해 하드웨어 설명 언어(HDL) 코딩 스타일 권장 사항을 제공합니다.
하위 수준 프리미티브로 디자인	하위 수준 프리미티브로 디자인	이 사용자 가이드에서는 소형 아키텍처 빌딩 블록과 할당을 사용하여 특정 하드웨어 구현을 지정하는 로우 레벨 HDL 디자인 기법에 대해 설명합니다.
HDL 설계 가이드라인	HDL 설계 가이드라인	이 섹션에서는 인텔 FPGA 장치를 대상으로 하는 설계에 대해 최적의 합성 결과를 보장하면서 불안정성 및 불안정성의 일반적인 원인을 방지하는 기본 설계 기술에 대해 설명합니다.
디자인 메타안정성 관리	디자인 메타안정성 관리	FPGA 설계에서 비동기 신호의 동기화는 메타안정성을 유발할 수 있습니다. 인텔® Quartus® Prime 소프트웨어를 사용하여 메타안정성으로 인한 평균 무고장 시간(MTBF)을 분석할 수 있습니다. 높은 준안정성 MTBF는 더 견고한 설계를 나타냅니다.
Advanced Synthesis Cookbook Advanced Synthesis Cookbook 디자인 파일(ZIP)		이 사용자 가이드에서는 ALM(Adaptive Logic Module)의 설계 블록을 최적화하는 데 사용할 수 있는 수공 기술에 대해 설명합니다. 이 문서에는 회로 빌딩 블록 모음 및 관련 설명이 포함되어 있으며, 각 섹션에는 테스트에 사용할 수 있는 예제 설계 파일 목록이 포함되어 있으며 보다 복잡한 최적화의 도출을 더 잘 이해할 수 있습니다.

모두 보기 간단히 표시

표 2. 교육 및 시연

제목	설명
초보자 인텔® FPGA 디자이너 (learning.intel.com 액세스하려면 로그인 필요) (7개의 온라인 과정)	이 학습 계획은 전자, 컴퓨터 아키텍처 또는 관련 분야의 배경 지식을 가진 개인이 FPGAs의 기초를 익히고 전자 산업의 역사, 구조, 중요성을 다루고 초기 FPGA 설계를 수행할 수 있도록 설계되었습니다. 375분 코스
인텔® Quartus® Prime Standard Edition 소프트웨어 사용: 소개 (온라인 강좌)	이 입문 교육에서는 사용하기 쉬운 인텔® Quartus® Prime Standard Edition 소프트웨어 설계 환경의 기본 사항을 숙지합니다. 기본 FPGA 설계 흐름과 관련된 단계와 하나의 도구 내에서 설계 항목에서 장치 프로그래밍에 이르기까지 흐름에서 소프트웨어를 사용하는 방법에 대해 배우게 됩니다. 80분 코스
Verilog HDL 기본 사항 (온라인 강좌) Verilog HDL 기본 사항 (강사 주도 과정)	이 과정에서는 Verilog 하드웨어 기술 언어(HDL)와 프로그래밍 가능 로직 설계에서의 사용에 대해 간략하게 설명합니다.
Verilog HDL Advanced (강사 주도 과정)	이 강사 주도 수업은 2 일 반나절 동안 가상 교실에서 진행됩니다. 실습을 수행하려면 인텔 FPGA Training에서 제공하고 필요한 모든 도구가 미리 구성된 원격 컴퓨터에 연결합니다. 원격 시스템에 연결하는 데 필요한 정보는 수업 중에 제공됩니다. 2 반나절 수업

제목

설명

초보자 인텔® FPGA 디자이너 (learning.intel.com 액세스하려면 로그인 필요)

(7개의 온라인 과정)

이 학습 계획은 전자, 컴퓨터 아키텍처 또는 관련 분야의 배경 지식을 가진 개인이 FPGAs의 기초를 익히고 전자 산업의 역사, 구조, 중요성을 다루고 초기 FPGA 설계를 수행할 수 있도록 설계되었습니다.

375분 코스

인텔® Quartus® Prime Standard Edition 소프트웨어 사용: 소개

(온라인 강좌)

이 입문 교육에서는 사용하기 쉬운 인텔® Quartus® Prime Standard Edition 소프트웨어 설계 환경의 기본 사항을 숙지합니다. 기본 FPGA 설계 흐름과 관련된 단계와 하나의 도구 내에서 설계 항목에서 장치 프로그래밍에 이르기까지 흐름에서 소프트웨어를 사용하는 방법에 대해 배우게 됩니다.

80분 코스

Verilog HDL 기본 사항

(온라인 강좌)

Verilog HDL 기본 사항

(강사 주도 과정)

이 과정에서는 Verilog 하드웨어 기술 언어(HDL)와 프로그래밍 가능 로직 설계에서의 사용에 대해 간략하게 설명합니다.

Verilog HDL Advanced

(강사 주도 과정)

이 강사 주도 수업은 2 일 반나절 동안 가상 교실에서 진행됩니다. 실습을 수행하려면 인텔 FPGA Training에서 제공하고 필요한 모든 도구가 미리 구성된 원격 컴퓨터에 연결합니다. 원격 시스템에 연결하는 데 필요한 정보는 수업 중에 제공됩니다.

2 반나절 수업

모두 보기 간단히 표시