DisplayPort IP 지원 센터

DisplayPort IP 지원 센터는 Agilex™ 7, Agilex™ 5, Stratix® 10, Arria® 10 및 Cyclone® 10 장치용 DisplayPort IP 코어를 계획, 선택, 설계, 구현 및 검증하기 위한 다양한 리소스를 제공하는 업계 표준 단계로 구성됩니다. 시스템을 가동하고 DisplayPort 링크를 디버깅하는 방법에 대한 지침도 있습니다. 이 페이지는 처음부터 끝까지 DisplayPort 시스템 설계 흐름에 맞는 카테고리로 구성되어 있습니다.

Agilex™ 7 FPGA 인터페이스 프로토콜 설계, Agilex™ 5 FPGA 인터페이스 프로토콜 설계, 주요 중요 리소스 및 문서를 표시하는 표준 개발 흐름에 대한 단계별 안내 여정에 대한 추가 지원을 받으십시오.

다른 장치의 경우 장치 및 제품 지원 컬렉션을 검색하십시오.

1. 장치 및 IP 선택

DisplayPort IP에서는 어떤 기능이 지원됩니까?

어떤 FPGA 장치 제품군을 사용해야 합니까?

장치 제품군에서 지원하는 링크 속도

아래 표는 M10K를 사용하는 Arria® V 및 Cyclone® V 장치에 대한 리소스 정보를 보여줍니다. M20K를 사용하는 Arria® 10, Stratix® 10 및 Stratix® V 장치.

리소스는 다음 매개 변수 설정을 사용하여 얻었습니다.

• 모드 = 심플렉스
• 최대 레인 수 = 4개 레인
• 최대 비디오 입력 색 깊이 = 색당 8비트(bpc)
• 픽셀 입력 모드 = 클록당 1픽셀

DisplayPort FPGA IP 코어 FPGA 리소스 사용률이란 무엇입니까?

성능 및 리소스 활용

리소스 사용률 데이터는 DisplayPort FPGA IP의 일반적인 예상 성능을 나타냅니다.

아래 표에는 선택한 변형에 대한 리소스 및 예상 성능이 나열되어 있습니다. 결과는 다음 장치에 대해 Quartus® Prime Pro Edition 소프트웨어 버전 20.2를 사용하여 얻었습니다.

• Agilex™ F-타일 (AGIB027R31B1E2VR0)
• Stratix® 10(1SG280HU1F50E2VGS1)
• Arria® 10(10AX115S2F45I1SG)
• Cyclone® 10 GX(10CX220YF780E5G)

DisplayPort 1.4 FPGA IP 리소스 사용률

아래 표는 M20K를 사용하는 Agilex™ 7, Arria® 10, Cyclone® 10 GX 및 Stratix® 10 장치에 대한 리소스 정보를 보여줍니다. 리소스는 다음 매개 변수 설정을 사용하여 얻었습니다.

• 모드 = 심플렉스
• 최대 레인 수 = 4개 레인
• 최대 비디오 입력 색 깊이 = 색당 8비트(bpc)
• 픽셀 입력 모드 = 클록당 1픽셀, Agilex™ 7의 경우 클록당 4픽셀

DisplayPort 2.0 FPGA IP 리소스 활용

아래 표는 M20K를 사용하는 Stratix® 10 장치에 대한 리소스 정보를 보여줍니다. DP2.0의 리소스 수에는 DP1.4의 리소스 수도 포함됩니다. 리소스는 다음 매개 변수 설정을 사용하여 얻었습니다.

• 모드 = 심플렉스
• 최대 레인 수 = 4개 레인
• 최대 비디오 입력 색 깊이 = 색당 8비트(bpc)
• 픽셀 입력 모드 = 클록당 4픽셀

HDCP 리소스 사용률

이 표에는 Arria® 10 및 Stratix® 10 장치에 대한 SST(단일 스트림) 구성과 최대 레인 4개 구성의 DisplayPort FPGA IP에 대한 HDCP 리소스 데이터가 나열되어 있습니다.

2. 설계 흐름 및 IP 통합

DisplayPort 관련 정보 및 사용 가능한 문서는 무엇입니까?

Agilex™ 7(F-타일), Stratix® 10(H-타일 및 L-타일), Arria® 10, Cyclone® 10 GX, Arria® V GX/GT/GS, Arria® V GZ, Cyclone® V, Stratix® V

• DisplayPort FPGA IP 사용 설명서

DisplayPort IP 코어를 생성하려면 어떻게 해야 합니까?

Quartus® Prime 소프트웨어에서 DisplayPort IP 코어를 생성하는 단계는 IP 매개 변수 및 옵션 지정 장에서 찾을 수 있습니다.

• DisplayPort FPGA IP 사용 설명서

Quartus®에서 생성한 DisplayPort 설계 예시는 무엇을 지원합니까?

DisplayPort FPGA IP 코어 설계 예시는 픽셀 클럭 복구(PCR) 모듈이 있거나 없는 DisplayPort RX 인스턴스에서 DisplayPort TX 인스턴스로의 병렬 루프백을 보여줍니다. 아래 표는 Agilex™ 7, Stratix® 10, Arria® 10 및 Cyclone® 10 GX 장치에 사용할 수 있는 설계 예제 옵션을 보여줍니다.

Quartus® DisplayPort 설계 예제를 생성하려면 어떻게 해야 합니까?

Agilex™ 7, Agilex™ 5, Stratix®, Arria® 10 및 Cyclone® 10 GX 장치의 경우 Quartus® Prime Pro Edition 소프트웨어의 DisplayPort FPGA 매개변수 편집기를 사용하여 설계 예제를 생성합니다.

1. 도구 IP 카탈로그를 클릭하고 대상 장치 제품군을 선택합니다.
2. IP 카탈로그에서 DisplayPort FPGA IP를 찾아 두 번 클릭합니다. New IP Variation 창이 나타납니다.
3. 사용자 지정 IP 변형의 최상위 이름을 지정합니다. 매개변수 편집기는 IP 변형 설정을 ip라는 파일에 저장합니다.
4. 장치 필드에서 특정 FPGA 장치를 선택하거나 기본 Quartus® Prime 소프트웨어 장치 선택을 유지할 수 있습니다.
5. 확인을 클릭합니다. 매개변수 편집기가 나타납니다.
6. TX 및 RX 모두에 대해 원하는 매개변수를 구성합니다.
7. 설계 예시 탭에서 기준에 맞는 설계 예시를 선택합니다.
8. 시뮬레이션을 선택하여 테스트벤치를 생성하고, 합성을 선택하여 하드웨어 설계 예제를 생성합니다. 디자인 예제 파일을 생성하려면 이러한 옵션 중 하나 이상을 선택해야 합니다. 둘 다 선택하면 생성 시간이 길어집니다.
9. Target Development Kit의 경우 사용 가능한 FPGA 개발 키트를 선택합니다. 개발 키트를 선택하면 대상 장치(4단계에서 선택)가 개발 키트의 장치와 일치하도록 변경됩니다.
10. 예제 디자인 생성을 클릭합니다.

마찬가지로 아래 링크는 다음을 생성하기 위한 단계별 지침을 제공합니다.

Quartus® Prime 소프트웨어의 DisplayPort 설계 예:

• DisplayPort Agilex™ 7 F-타일 FPGA IP 디자인 예제 사용 설명서
• DisplayPort Agilex™ 5 FPGA IP 디자인 예제 사용 설명서
• DisplayPort Stratix® 10 FPGA IP 디자인 예제 사용 설명서
• DisplayPort Arria® 10 FPGA IP 디자인 예제 사용 설명서
• DisplayPort Cyclone® 10 GX FPGA IP 디자인 예제 사용 설명서

디자인을 컴파일하고 테스트하려면 어떻게 해야 합니까?

Agilex™ 7 및 10 시리즈 장치의 경우 DisplayPort 설계를 컴파일하고 테스트하는 단계는 다음 DisplayPort 설계에서 찾을 수 있습니다

디자인 컴파일 및 테스트:

• Agilex 7 F-Tile용 컴파일 및 테스트
• Agilex™ 5용 컴파일 및 테스트
• Stratix® 10용 컴파일 및 테스트
• Arria® 10용 컴파일 및 테스트
• Cyclone® 10 GX용 컴파일 및 테스트

DisplayPort 기능 시뮬레이션은 어떻게 수행합니까?

Agilex™ 7, Stratix®, Arria® 10 및 Cyclone® 10 GX 장치의 경우 DisplayPort 기능 시뮬레이션을 생성하는 단계는 다음과 같습니다.

DisplayPort 매개변수 편집기에서 시뮬레이션 옵션을 활성화하고 DisplayPort 설계 예제를 생성합니다.

디자인 시뮬레이션:

• Agilex™ 7 F-타일 설계 시뮬레이션
• Agilex™ 5를 위한 설계 시뮬레이션
• Stratix® 10을 위한 설계 시뮬레이션
• Arria® 10을 위한 설계 시뮬레이션
• Cyclone® 10 GX를 위한 디자인 시뮬레이션

시뮬레이션 테스트벤치:

• Agilex™ 7 F-타일용 시뮬레이션 테스트벤치
• Agilex™ 5용 시뮬레이션 테스트벤치
• Stratix® 10용 시뮬레이션 테스트벤치
• Arria® 10용 시뮬레이션 테스트벤치
• Cyclone® 10 GX용 시뮬레이션 테스트벤치

클럭 복구 코어에 대한 정보는 어디에서 찾을 수 있습니까?

Agilex™ 7, Stratix®, Arria® 10 및 Cyclone® 10 GX DisplayPort 디자인 예제는 픽셀 클럭 복구 IP를 사용합니다.

클럭 복구 핵심 정보:

• DisplayPort IP 코어 사용자 가이드

DisplayPort Link 교육 흐름에 대한 정보는 어디에서 찾을 수 있습니까?

원본 디바이스가 비디오 데이터를 싱크 디바이스로 보내려면 먼저 소스 싱크 간에 링크 학습 프로세스를 완료해야 합니다.

DisplayPort 링크 교육 흐름:

• DisplayPort IP 코어 사용자 가이드

DisplayPort API 참조 및 DPCD 정보에 대한 정보는 어디에서 찾을 수 있습니까?

다음 리소스는 DisplayPort 애플리케이션 프로그래밍 인터페이스(API) 참조 및 DPCD에 대한 지침을 제공합니다.

• 소스 지원 DPCD 위치
• 싱크 지원 DPCD 위치
• DisplayPort FPGA IP 사용 설명서
  

3. 보드 설계 및 전원 관리

핀 연결 가이드라인

Agilex™ 7 장치

• Agilex™ 7 장치 제품군 핀 연결 지침: F-시리즈 및 I-시리즈
• Agilex™ 7 장치 제품군 핀 연결 지침: M-시리즈

Agilex™ 5 장치

• 핀 연결 지침: Agilex™ 5 FPGAs 및 SoC

Stratix® 10 기기

• Stratix® 10 GX, MX, TX 및 SX 장치 제품군 핀 연결 지침

Arria® 10 기기

• Arria® 10 GX, GT 및 SX 장치 제품군 핀 연결 지침

Cyclone® 10 GX 장치

• Cyclone® 10 GX 장치 제품군 핀 연결 지침

도해 검토

Agilex™ 7 장치

• Agilex™ 7 스키매틱 검토 워크시트: F-시리즈 및 I-시리즈
• Agilex™ 7 장치 회로도 검토 워크시트: M-시리즈

Agilex™ 5 장치

• Agilex™ 5 장치 회로도 검토 워크시트: D-시리즈 및 E-시리즈

Stratix® 10 기기

• Stratix® 10 GX, MX 및 SX 회로도 검토 워크시트
• Stratix® 10 GX FPGA 개발 키트 사용 설명서 및 계통도
• Stratix® 10 SX SoC 개발 키트 사용 설명서 및 계통도

Arria® 10 기기

• Arria® 10 GX, GT 및 SX 회로도 검토 워크시트
• Arria® 10 GX FPGA 개발 키트 사용 설명서 및 계통도
• Arria® 10 SoC 개발 키트 사용 설명서 및 계통도

Cyclone® GX 10 장치

• Cyclone® 10 GX 회로도 검토 워크시트
• Cyclone® 10 GX FPGA 개발 키트 사용 설명서 및 계통도

보드 설계 지침

• Agilex™ 7 장치 설계 지침 고속 직렬 인터페이스 신호 무결성 사용자 가이드
• Agilex™ 5 PCB 설계 지침(HSSI, EMIF, MIPI, True Differential, PDN) 사용 설명서
• AN 766: Stratix® 10 고속 신호 인터페이스 레이아웃 설계 지침 사용자 가이드
• AN 958: 보드 설계 지침 솔루션
• 보드 레이아웃 테스트
• AN 114: 프로그래밍 가능 장치 패키지에 대한 보드 설계 지침
• AN 613: FPGAs에 대한 PCB 스택업 설계 고려 사항
• AN745: FPGA DisplayPort 인터페이스에 대한 설계 지침
• FMC DisplayPort 도터 카드 개정판 8 계통도
• FMC DisplayPort 도터 카드 개정판 11 계통도
• HSMC DisplayPort 1.2 도터 카드 계통도

고지 사항: Arria® 10 및 Stratix® 10 개발 키트 온보드 DisplayPort TX 보드 설계 구현은 PMA + PCS 본딩을 허용하지 않으므로 권장되지 않습니다. 사용자는 Bitec 설계 구현을 참조하는 것이 좋습니다.

전원 관리

• AN 910: Agilex™ 7 배전 네트워크 설계 지침
• Agilex™ 7 전원 관리 사용자 가이드
• Agilex™ 5 전원 관리 사용자 가이드
• Stratix® 10 전원 관리 사용 설명서
• Stratix® 10 초기 전력 추정기 사용자 가이드
• AN 692: Agilex™ 7, Stratix 10, Arria® 10 및 Cyclone® 10 GX 장치에 대한 전력 시퀀싱 고려 사항
• Arria® 10 초기 전력 추정기 사용자 가이드
• AN 711: Arria 10 전력 감소 기능
• Cyclone® 10 초기 전력 추정기 사용자 가이드
• 조기 전력 예측기(EPE) 및 전력 분석기
• AN 750: FPGA PDN 도구를 사용하여 전력 공급 네트워크 설계 최적화
• 장치별 PDN(Power Deliver Network) 도구 2.0 사용 설명서
• AN 721: FPGA 전원 트리 만들기
• Quartus® Prime Pro Edition 사용자 가이드 전력 분석 및 최적화
• FPGA 전력 및 열 계산기 사용 설명서

열 전원 관리

Agilex™ 장치

• AN 944: FPGA 전력 및 열 계산기(PCT)를 사용한 Agilex™ 7 열 모델링
• 전력 및 열 계산기(PTC)를 사용한 Agilex™ 5 열 설계 사용자 가이드

Stratix® 10 기기

• AN 787: 초기 전력 예측기를 사용한 Stratix® 10 열 모델링 및 관리
• AN 943: FPGA 전력 및 열 계산기(PCT)를 사용한 Stratix® 10 열 모델링

전력 시퀀싱

Agilex™ 7, Stratix® 10, Arria® 10 및 Cyclone® 10 GX 장치

• AN 692: 전력 시퀀싱 고려 사항 Agilex™ 7, Stratix® 10 Arria® 10 및 Cyclone® 10 GX 장치

내 디자인에는 Bitec FMC 도터 카드가 필요합니다. 어떻게 선택합니까?

다음 표는 Bitec FMC 도터카드 개정 선택에 대한 빠른 지침을 제공합니다.

10 시리즈 장치용 Bitec FMC 도터 카드와 함께 단일 또는 이중 레인 트랜시버 채널을 사용하기 위한 요구 사항이 있습니까?

예. Bitec FMC 도터카드의 초기 버전(개정판 8 이하)에서 사용/참조되는 DisplayPort 설계의 경우, 채널에서 레인 반전 및 극성 반전으로 인해 TX 및 RX에서 다음 링크의 핀 할당을 따라야 합니다.

DisplayPort TX 전용 또는 RX 전용 디자인은 어떻게 만듭니까?

DisplayPort TX 전용 또는 RX 전용 디자인을 만들기 위한 일반적인 지침은 DisplayPort Arria® 10 FPGA IP 디자인 예제 사용 설명서에서 찾을 수 있습니다. 또는 DisplayPort TX 전용 설계에 대한 자세한 설명은 AN 883: Arria® 10 DisplayPort TX 전용 설계 사용 설명서에서 참조할 수 있습니다.

4. 디자인 예

Arria® 10 기기

• AN 793: 비디오 및 이미지 처리 파이프라인 재전송 레퍼런스 디자인을 갖춘 Arria® 10 DisplayPort 4Kp60
• Arria® 10 DisplayPort TX 전용 디자인 사용 설명서
• Arria® 10 온보드 커넥터를 사용한 DisplayPort 디자인 예(TX 전용)
• DisplayPort UHD 스케일러 및 믹서 디자인 예제 사용 설명서
• AN 900: Arria® 10 DisplayPort 8K RX 전용 디자인.
• AN 889: 8K DisplayPort 비디오 형식 변환 설계 예

5. 디버그

DisplayPort 설계를 디버깅하려면 어떻게 합니까?

개발 키트 온보드 사용자 LED에서 링크 교육 완료 상태, 링크 속도 및 채널 수를 모니터링합니다.

• DisplayPort Stratix® 10 FPGA IP 디자인 예제 사용 설명서

단말을 통해 비디오 MSA(Main Stream Attributes) 정보 및 링크 교육의 보조 채널 트래픽을 모니터링Nios II.

• DisplayPort FPGA IP 사용 설명서
• AN 900: Arria® 10 DisplayPort 8K RX 전용 디자인

필요한 비디오 해상도, 대역폭 및 복구된 클럭을 계산합니다.

• DisplayPort 대역폭 및 PCR 계산기

DisplayPort 링크 변환 교육 AUX 트랜잭션

• DisplayPort 링크 교육 AUX 변환 도구