MAX® 10 FPGA 개발자 센터

FPGA 개발자 센터는 인텔® FPGA 디자인을 완성하는 데 필요한 다양한 리소스를 제공하는 업계 표준 단계로 구성되어 있습니다. 각 디자인 단계는 다양한 10세대 장치 시리즈를 선택하고 이동할 수 있는 링크가 있는 확장 가능한 하위 섹션에 자세히 설명되어 있습니다.

Agilex™ 7 디자인 허브 Stratix® 10 개발자 센터 Arria® 10 개발자 센터 Cyclone® 10 개발자 센터 MAX® 10 개발자 센터

1. 기기 정보

설명서

사용 설명서 / 장치 개요 / 장치 데이터시트 / 응용 프로그램 참고 사항

인텔® MAX® 10 FPGA 장치 데이터시트

인텔 MAX 10 클럭 및 PLL 사용 설명서

인텔 MAX 10 아날로그-디지털 변환기 사용 설명서

인텔 MAX 10 FPGA 장치 개요

인텔 MAX 10 범용 I/O 사용 설명서

인텔 MAX 10 고속 LVDS I/O 사용자 가이드

인텔 MAX 10 FPGA 구성 사용 설명서

인텔 MAX 10 전원 관리 사용 설명서

인텔 MAX 10 임베디드 메모리 사용 설명서

인텔 MAX 10 FPGA 장치 아키텍처

인텔 MAX 10 사용자 플래시 메모리 사용 설명서

인텔 MAX 10 FPGA 신호 무결성 설계 지침

인텔 MAX 10 FPGA 장치 제품군 핀 연결 지침

인텔 MAX 10 FPGA 설계 가이드라인

인텔 FPGA 병렬 플래시 로더 IP 코어 사용 설명서

인텔 FPGAs 원격 업데이트 IP 코어 사용자 가이드

AN 286: 인텔 FPGAs MAX 시리즈에서 LED 드라이버 구현

AN 773: 인텔 MAX 10 장치용 Drive-On-Chip 참조 설계

AN 100: 시스템 내 프로그래밍 가능성 지침

AN 265: 인텔 FPGAs MAX 시리즈를 마이크로컨트롤러 I/O 확장기로 사용

AN 294: 인텔 FPGAs MAX 시리즈의 크로스포인트 스위치 매트릭스

AN 425: 장치 프로그래밍을 위한 명령줄 Jam STAPL 솔루션 사용

AN 447: 인텔 FPGA 장치와 3.3/3.0/2.5V LVTTL/LVCMOS I/O 시스템 인터페이스

AN 486: 인텔 FPGAs MAX 시리즈를 사용하여 SPI에서 I2C로

AN 488: 인텔 FPGAs MAX 시리즈를 사용하는 스테퍼 모터 컨트롤러

AN 490: 전압 레벨 시프터로서의 인텔 FPGAs MAX 시리즈

AN 491: 인텔 FPGAs MAX 시리즈를 사용한 전원 시퀀스 자동 시작

AN 492: 인텔 FPGAs MAX 시리즈를 사용하는 CF+ 인터페이스

AN 493: 인텔 FPGAs MAX 시리즈를 사용하는 I2C 배터리 게이지 인터페이스

AN 494: 인텔 FPGAs MAX 시리즈에서 I2C 버스 인터페이스를 사용한 GPIO 핀 확장

AN 495: 인텔 FPGAs MAX 시리즈를 사용하는 IDE/ATA 컨트롤러

AN 496: 내부 발진기 IP 코어 사용

AN 498: 인텔 FPGAs MAX 시리즈에서 전원 시퀀싱을 사용하여 LED가 깜박임

AN 500: 인텔 FPGAs MAX 시리즈와 NAND 플래시 메모리 인터페이스

AN 501: 인텔 FPGAs MAX 시리즈를 사용한 펄스 폭 변조

AN 502: 인텔 FPGAs MAX 시리즈에서 SMBus 컨트롤러 구현

AN 509: 인텔 FPGAs MAX 시리즈를 사용하여 SDIO 장치 다중화

AN 522: 지원되는 인텔 FPGA 장치 제품군에서 버스 LVDS 인터페이스 구현

AN 630: 인텔 FPGAs MAX 시리즈용 실시간 ISP 및 ISP 클램프

AN 631: 인텔 FPGAs MAX 시리즈에서 직렬 EEPROM을 사용자 플래시 메모리로 교체

AN 741: Nios® II 프로세서를 사용하여 UART를 통한 인텔 MAX 10 FPGA 장치에 대한 원격 시스템 업그레이드

AN 752: 인텔 FPGAs WLCSP(Wafer Level Chip Scale Package) 처리 지침

AN 370: 인텔® Quartus® Prime 소프트웨어와 함께 인텔 FPGA 직렬 플래시 로더 사용
모두 보기 간단히 표시

디자인 예

Design Store에서 10가지 FPGA 디자인 예제 인텔 MAX
모두 보기 간단히 표시

교육 및 비디오

인텔 MAX 10 장치에 아날로그-디지털 컨버터 통합

인텔 MAX 10 장치의 아날로그-디지털 변환 소개

인텔 MAX 10 장치의 원격 시스템 업그레이드 소개

인텔® MAX® 10개 장치의 원격 시스템 업그레이드

인텔 MAX 10 장치에서 ADC 툴킷 사용

Nios II 프로세서와 함께 인텔 MAX 10 사용자 플래시 메모리 사용

인텔 MAX 10 사용자 플래시 메모리 사용

인텔 MAX 10 FPGA 비디오
모두 보기 간단히 표시

개발 키트

인텔 MAX 10 FPGA 개발 키트 사용 설명서

인텔 MAX 10 FPGA 10M50 평가 키트 사용 설명서

인텔 MAX 10 FPGA(10M08S, 144-EQFP) 평가 키트 사용 설명서
모두 보기 간단히 표시

인텔 FPGA 위키

인텔 MAX 10 온칩 플래시 IP 읽기 작업 예
모두 보기 간단히 표시

2. 인터페이스 프로토콜

설명서

사용 설명서 / 장치 개요 / 장치 데이터시트
외부 메모리 인터페이스

인텔 MAX 10 외부 메모리 인터페이스 사용 설명서

외부 메모리 인터페이스 IP 지원 센터
모두 보기 간단히 표시

사용 설명서 / 응용 프로그램 참고 사항
이더넷

인텔 FPGA 3배속 이더넷 IP 코어 사용 설명서
모두 보기 간단히 표시
사용자 가이드
Dsp

LDPC IP 코어 사용자 가이드

ALTERA_CORDIC IP 코어 사용자 가이드

BCH IP 코어 사용자 가이드

FFT IP 코어 사용자 가이드

FIR II IP 코어 사용자 가이드

Viterbi IP 코어 사용자 가이드

터보 IP 코어 사용자 가이드

High-Speed Reed-Solomon IP 코어 사용자 가이드

Reed-Solomon II IP 코어 사용자 가이드

NCO IP 코어 사용자 가이드

난수 생성기 IP 코어 사용자 가이드
모두 보기 간단히 표시
사용자 가이드
포함

임베디드 주변기기 IP 사용 설명서
모두 보기 간단히 표시

디자인 예

버전

DDR3 SDRAM(보드 테스트 시스템 콘솔 포함)

16.0

디버그 기능이 있는 인텔 MAX 10 DDR3 설계

16.0
모두 보기 간단히 표시

릴리스 정보

인텔 FPGA IP 릴리스 정보
모두 보기 간단히 표시

교육 및 비디오

새로운 외부 메모리 인터페이스(EMIF) 사양 예측기 가이드

인텔 MAX 10 외장 메모리 인터페이스(EMIF) 설계 가이드라인

인텔 MAX 10 외부 메모리 인터페이스 구현 및 디버그(1부)

인텔 MAX 10 외부 메모리 인터페이스 구현 및 디버그(2부)
모두 보기 간단히 표시

인텔 FPGA 위키

설계 예 - 인텔 MAX 10 DDR3 300MHz UniPHY 하프 레이트 x24
모두 보기 간단히 표시

3. 디자인 기획

설명서

사용 설명서 / 장치 개요 / 장치 데이터시트

플랫폼 디자이너 사용 설명서

DSP Builder for 인텔 FPGAs

인텔 MAX 10 FPGA 설계 가이드라인
모두 보기 간단히 표시

디자인 예

BluePrint 참조 디자인 1부

BluePrint 참조 디자인 2부
모두 보기 간단히 표시

교육 및 비디오

BluePrint를 사용한 빠르고 쉬운 I/O 시스템 디자인

외부 메모리 인터페이스 설계를 위한 BluePrint Platform Designer 소개 1/2부

외부 메모리 인터페이스 설계를 위한 BluePrint Platform Designer 소개 파트 2/2

AERP - 인텔 FPGAs EMIF(외부 메모리 인터페이스) 리소스 및 핀 계획 도구

Quartus II 소프트웨어의 핀 플래너 도구로 장치 I/O 관리
모두 보기 간단히 표시

4. 디자인 엔트리

설명서

인텔 Quartus Prime Pro Edition 소프트웨어는 최대한의 유연성으로 디자인을 입력할 수 있는 성숙한 신디사이저를 제공합니다. 이러한 언어를 처음 사용하는 경우 온라인 예제 또는 기본 제공 템플릿을 사용하여 시작할 수 있습니다.

인텔 Quartus Prime Pro Edition 소프트웨어는 자주 사용되는 구조의 Verilog 및 VHDL 템플릿을 제공합니다. 이러한 템플릿 사용에 대한 자세한 내용은 인텔 Quartus Prime Pro 핸드북의 "제공된 HDL 템플릿 사용" 섹션을 참조하십시오.

사용 설명서 / 장치 개요 / 장치 데이터시트 / 백서

인텔 Quartus Prime Standard Edition 핸드북 1권 설계 및 합성

Advanced Synthesis Cookbook

FPGA 시스템 설계에 칩 아키텍처에 네트워크의 이점 적용
모두 보기 간단히 표시

디자인 예

플랫폼 디자이너 디자인 예제

인텔® Arria® 10 FPGA용 Platform Designer Pro 튜토리얼 디자인 예제

인텔 Arria 10 FPGA용 플랫폼 디자이너 튜토리얼 디자인 예제

플랫폼 디자이너 튜토리얼 디자인 예제

VHDL 예제

Verilog 예제

Quartus 설계 사례
모두 보기 간단히 표시

교육 및 비디오

Quartus Prime 소프트웨어 사용: 소개

Verilog HDL 소개

Verilog HDL 기본 사항

고급 Verilog HDL 설계 기술

Quartus II 소프트웨어를 탑재한 SystemVerilog

VHDL 기본 사항

플랫폼 디자이너 소개

인텔 Quartus Prime Pro Edition 소프트웨어의 플랫폼 디자이너

플랫폼 디자이너로 시스템 디자인 만들기: 시작하기

Quartus Prime 소프트웨어에서 Spectra-Q 합성 사용
모두 보기 간단히 표시

소프트웨어 다운로드

인텔 Quartus Prime 소프트웨어 전 버전 다운로드 센터
모두 보기 간단히 표시

5. 시뮬레이션 및 검증

설명서

사용 설명서 / 장치 개요 / 장치 데이터시트 / 응용 프로그램 참고 사항

인텔® Quartus® Prime Standard Edition 사용 설명서: 타사 시뮬레이션

ModelSim-인텔 FPGA 에디션용 시뮬레이션 퀵 스타트

비주얼 IP 소프트웨어로 a8237 모델 시뮬레이션

Avalon® Verification IP Suite 사용 설명서

인텔 FPGA 소프트웨어 설치 및 라이센싱

비주얼 IP 소프트웨어로 a8251 모델 시뮬레이션

비주얼 IP 소프트웨어로 a8259 모델 시뮬레이션

Visual IP 소프트웨어를 사용한 Reed-Solomon 모델 시뮬레이션

비주얼 IP 소프트웨어로 터보 인코더/디코더 모델 시뮬레이션

AN 811: 인텔® Stratix® 10 장치에서 PCI Express Gen3x16 시뮬레이션을 위한 Avery BFM 사용

AN 720: 설계에서 ASMI 블록 시뮬레이션

AN 351: Nios II 프로세서 설계 시뮬레이션

AN 508: Cyclone III SSN(Simultaneous Switching Noise) 설계 지침

AN 585: 3배속 이더넷 테스트벤치를 사용한 시뮬레이션 디버깅

IBIS 모델을 통한 인텔 FPGAs 장치 시뮬레이션

인텔 FPGA 설계 시뮬레이션
모두 보기 간단히 표시

디자인 예

Avalon 검증 IP 제품군 설계 사례
모두 보기 간단히 표시

교육 및 비디오

Qsys를 사용한 고급 시스템 설계: 시스템 콘솔을 통한 시스템 검증

Qsys를 사용한 고급 시스템 설계: 구성 요소 및 시스템 시뮬레이션

Avalon 검증 제품군

인텔 FPGAs-ModelSim 시뮬레이션 도구로 테스트벤치 생성

Quartus, Qsys 및 타사 시뮬레이터에서 RTL 시뮬레이션을 설정하는 방법

Ping Pong PHY DDR3 시뮬레이션
모두 보기 간단히 표시

인텔 FPGA 위키

하위 수준 Qsys 시스템을 통한 설계 시뮬레이션

인텔 Arria 10 EMIF 시뮬레이션 지침

DDR4 시뮬레이션 가이드라인

더 간단한 체이닝 DMA 테스트벤치 예시
모두 보기 간단히 표시

소프트웨어 다운로드

인텔 FPGA 개발 도구

인텔 Quartus 소프트웨어
모두 보기 간단히 표시

6. 구현 및 최적화

설명서

사용 설명서 / 장치 개요 / 장치 데이터시트
인텔® Quartus® Prime Pro 및 Standard 소프트웨어 사용 설명서
CPLD 및 FPGAs 인텔® MAX®
모두 보기 간단히 표시

교육 및 비디오

인텔 Quartus Prime 소프트웨어: 기초(강사 주도/가상 교육)

Quartus Prime 소프트웨어: 기초(표준 에디션)(온라인 교육)
모두 보기 간단히 표시

7. 타이밍 분석

설명서

사용 설명서 / 장치 개요 / 장치 데이터시트 / 응용 프로그램 참고 사항

타이밍 분석 개요

Quartus II 스크립팅 참조 매뉴얼

SDC 및 TimeQuest API 참조 매뉴얼

인텔 Quartus 프라임 타이밍 분석기 쿡북

AN 366: 인텔 FPGAs 장치의 I/O 출력 타이밍 이해

AN 471: TimeQuest를 사용한 고성능 FPGA PLL 분석

AN 433: 소스 동기 인터페이스 제한 및 분석

AN 775: I/O 타이밍 정보 생성 지침
모두 보기 간단히 표시

디자인 예

타이밍 분석기 설계 예시
모두 보기 간단히 표시

교육 및 비디오

TimeQuest 타이밍 분석기 시작하기
인텔® Quartus® Prime Pro 소프트웨어 타이밍 분석 – 파트 1: 타이밍 분석기
인텔® Quartus® Prime Pro 소프트웨어 타이밍 분석 – 2부: SDC 컬렉션
인텔® Quartus® Prime Pro 소프트웨어 타이밍 분석 – 파트 3: 클럭 제약
인텔® Quartus® Prime Pro 소프트웨어 타이밍 분석 – 4부: I/O 인터페이스
인텔® Quartus® Prime Pro 소프트웨어 타이밍 분석 – 파트 5: 타이밍 예외
타이밍 분석: 강의
타이밍 분석: Hands-on Labs
인텔® FPGA 타이밍 클로저: 강의
인텔® FPGA 타이밍 클로저: Hands-On Lab
모두 보기 간단히 표시

인텔 FPGA 위키

인텔FPGAs 간의 소스 동기화 인터페이스

TimeQuest를 사용한 소스 동기 분석

TimeQuest의 Edge Aligned Source Synch 입력 인터페이스 제한

제한 센터 정렬 TimeQuest의 소스 동기 입력 인터페이스

TimeQuest를 통한 DDR 타이밍
모두 보기 간단히 표시

8. 온칩 디버그

설명서

사용 설명서 / 장치 개요 / 장치 데이터시트 / 응용 프로그램 참고 사항

시스템 콘솔로 설계 분석 및 디버깅

인텔 FPGAs 가상 JTAG(인텔 FPGAs_virtual_jtag) IP 코어 사용자 가이드

FPGA 적응형 소프트웨어 디버그 및 성능 분석

시스템 추적 매크로셀은 고성능 SoC 시스템 디버그의 주요 이점을 제공합니다.

인텔 FPGA USB 다운로드 케이블 사용 설명서

인텔 FPGA Download Cable II 사용 설명서

EthernetBlaster 통신 케이블 사용 설명서

BSDL 지원

AN 827: 프로그래밍 파일 생성을 위한 통합 도구

AN 323: SOPC 빌더 시스템에서 SignalTap II 임베디드 로직 분석기 사용, 디자인 파일

AN 446: SignalTap II 로직 분석기를 사용한 Nios II 시스템 디버깅

AN 799: 신호 프로브 및 고속 재컴파일을 사용한 빠른 인텔 Arria 10 설계 디버깅

AN 693: 인텔 FPGAs SoC용 TCP/IP를 통한 원격 하드웨어 디버깅

AN 541: SerialLite II 하드웨어 디버깅 가이드

AN 543: Lauterbach 디버거를 사용하여 Nios II 소프트웨어 디버깅

AN 585: 3배속 이더넷 테스트벤치를 사용한 시뮬레이션 디버깅

AN 624: TCP/IP를 통해 시스템 콘솔로 디버깅
모두 보기 간단히 표시

교육 및 비디오

JTAG 체인 무결성 디버깅

인텔 Arria 10 장치의 메모리 인터페이스 IP에 대한 온칩 디버깅

SoC 하드웨어 개요: 시스템 관리, 디버그 및 범용 주변 장치

Quartus 소프트웨어 디버그 도구

JTAG 체인 디버거 도구

Quartus In 시스템 소스 및 프로브 디버그 흐름

U-Boot 콘솔 및 FDT 디버그

Quartus 플로팅 라이선스 설정 및 디버깅

Quartus II Netlist 뷰어: 설계 분석 및 디버깅을 지원하는 도구

인텔 Arria 10 온도 센서 디버그

소프트 Nios 프로세서를 사용하여 인텔 Arria 10개의 외부 메모리 인터페이스 디버깅

인텔 FPGAs 3배속 이더넷 링크 동기화 문제를 디버깅하는 방법

인텔 FPGAs Quartus II 소프트웨어에서 SignalProbe를 사용한 빠른 신호 태핑

USB Blaster 및 JTAG를 이해하고 활용하여 인텔 FPGAs 구성

ARM* DS-5* 디버거를 사용한 SoC 프리로더 실행

인텔 FPGAs 트랜시버 루프백(시스템 내 소스 및 프로브 포함)

Qsys 및 Nios 기반 베어 메탈 시스템을 위한 디버깅 기술
모두 보기 간단히 표시

인텔 FPGA 위키

앱 디버그

개발 보드 및 키트

DisplayPort 메가코어 디버그 체크리스트

시스템 콘솔

저지연 이더넷 10G MAC 디버그 체크리스트

SDI II 메가코어 디버그 체크리스트

10Gbps 이더넷 MAC 디버그 체크리스트

인텔 Arria 10 EMIF 디버그 GUI

인텔 Arria 10: 여러 EMIF 디버깅
모두 보기 간단히 표시

소프트웨어 다운로드
인텔 Quartus Prime 소프트웨어
인텔® FPGA 라이센싱 지원 센터
라이센싱 질문과 대답

케이블 및 어댑터 드라이버 정보
모두 보기 간단히 표시

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.